Есть же спец. средство генерации\оптимизации встроенных пассивных компонентов - Setup>Embeded>Planer(Optimiser).
Попробуйте ввести ( Setup>Materia/Process_Editor) в качестве нового материала параметры металла данного слоя и посмотрите разные результаты в планировщике\оптимизаторе.



1. Она же показывает минимальное и максимальное значение - соотвественно в местах подключения к КП у вас такой большой имепеданс и получается.
2. Давайте тестовый проект. Т.к. у меня с вашими значениями не ругается.

Спасибо за пояснения- насчет teardrops кажется разобрался: на тех участках где пробовал их ставить возникает нарушение правил- они как бы перекрывают по логике друг друга, в тоже время на других трассах с другими правилами все работает. Попробовал подобрать определенные значения для размеров- сработало, т.е дело видимо в правилах было.

Добрый день!
Подскажите как можно учесть время прохождения / длину сигнала через переходное отверстие в CES, необходимо для разводки DDR3. Нашел в настройках возможность задать это значение через все переходное отверстие - setup/setup parameters/via definitions

Но вот если проводник из первого слоя переходит в третий CES все равно учитывает как будто он через все переходное прошел.

У меня совершенно нубские вопросы:

1) Имеются два компонента на разных слоях- но расположенных друг на другом. Как не выделяй- все время выбирается компонент на верхнем слое. Как правильно выделит ьс первого раза компонент на нижнем?

2) Есть скажем группу резисторов установленных на плате, но не разведенных. Можно ли осуществить следующее- и если да, то как:

-в схемном редакторе меняю например типоразмер с 0402 на 0805
- в псб редакторе положение сохранется с учетом зазоров/правил, но футпринт меняется

Оно примерно так и работает само по себе. Меняете атрибуты компонента в схеме - part number, part name, cell name, PKG_TYPE (два последних можно просто убить). Потом, после forward annotation получаете обновление платы, где новые целлы оказываются по старым координатам, причем даже если уже и разведенные были.

При трансляции библиотеки из DC в DxD выдает ошибку " Unable to reserve partition 'CAN'. It is already reserved by 'Имя_Пользователя@Имя_Компютера:Part Editor::Library Manager' " Имя_ Компьютера - соответствует имени другого компьютера домена
Как решить данную проблему?

Такая же проблема была, вот не помню как решилось, но что то очень простое. То ли read-only флаг убрал со всех файлов в библиотеке, то ли файлик она там создает текстовый со словом lock в названии. Его надо убрать. Попробуйте всю библиотеку скопировать в другую папку и поиздевайтесь на ней.

Спасибо , разобрался

В диалоге Place_Part_&_Cell установите активным только тот слой на котором размещен данный компонент (Bottom), тоже самое через галочку в Display_Control (Placement layers).





LM меню Setup>Unreserve_Partitions
Если не поможет, то удалить файл Sysindex.cbf и далее пересобрать ЦБ открытием в LM

Помогите решить проблему.
Имеется проект состоящий из 2 плат. После разных корректировок и исправлений первая плата открывается нормально, проходит и прямая и обратная аннотация. А вторая нет. Идет попытка восстановления из бэкапа и выдается ошибка:
Error: Unable to find padstack '0,2/0,4' for via range 1 to 10.
Error: Unable to load design (G:\Work\Mentor\MZP_14\MZP_14_160113\Board2_PCB\Work\Layout_Temp\LayoutDB.lyt). Padstack missing from Padstack partition. No padstack called "0,2/0,4" defined for via layer range 1 - 10

Библиотека одна и такой падстек в ней есть. Непонятно еще то, что данная плата имеет 4 слоя, зачем ей падстек на 10 слоев ?

Спасибо. Да, действительно надо было разблокировать раздел прежде чем конвертировать, видно я не корректно когда то завершил работу LM)

1. Чтобы не гадать выложите проект.
2. В диалоге есть два пункта:
- загрузится из автосохранения
- загрузится из последнего вашего сохранения
обычно если не проходит первый, то проходит второй.
Кроме того если не помогает, то есть возможность просто скопировать данные из папки \PCB\Work\BackupDatabase\ в папку \PCB\Layout\
Более подробно уже обсуждалось и здесь и тут
3. ЦБ тут не причем, проблема в локальной библиотеке платы.



У меня считает нормально Нажмите для просмотра прикрепленного файла

Помог третий способ. В настройках платы стояло переходное 0,2/0,4 для слоев 1-10. Как оно туда попало - непонятно. Сама плата имеет всего 4 слоя. Убрал и поставил правильное количество слоев. Пока все работает.
Большое спасибо.

Подскажите пожалуйста, как сделать

- выборочное вскрытие маски в полигоне и на переходных
- вырез в участке балансной меди- т.е как создать пустой участок в области заполенной балансной медью
- перенсти какие либо фигуры в графическом формате на слой шелкографии- рисунок/лого и пр.
- как поставить переходное (с соблюдением названий цепей) под компонентом с корпусом типа QFN

1) Выборочно нарисовать свои полигоны в слое маски, а также поменять нужные переходные на падстаки с открытой маской.
2) ..... пропущу
3) через импорт в каком нибудь векторном формате, а потом copy/paste.

Пустой участо создается полигоном "Plane obstructs"

Странно... создал тестовый проект, там все нормально считает, буду разбираться. Спасибо за ответ.

Place Via (команда pv), тыкнуть в цепь (или выбрать из списка), и поставить. Или поставить в powerpad? тогда еще разрешить в диалоге pad entry "via on pads" для нужных типов падов.

Большое спасибо всем ответившим!

Да, нужно поставить переходное именно на powerpad- однако сделать это не удается и возникает сообщение: Cannot resolve immovable metal conflicts

Добро пожаловать в Expedition;)

Спасибо, и если честно, я рад этому- тому что пожаловал . С дифпарами/констрейнами разобрался,с фпга разобрался- но есть некоторые мелочи, которые упущены из внимания. Вам,как одному из наиболее опытных пользователей аллегро очень рекомендую присмотреться к этому пакету повнимательней.



По теме вопроса о виа на powerpad-ах: как влияет на процесс тип переходного SMD/NSMD и соответственно сама гемоетрия пада на слое паяльной маски на обоих слоях?

Ситуация схожая с тем, что выложено Frederic в пдф http://megratec.ru/forum/1/?find=termopad, настройки те же, но делается в редакторе псб

Прошу прощения за возможный оффтоп.

Прошу прощения за оффтоп, но я Вам уже писал в другой теме, что к экспедишну я не просто присматривался, а сделал в нем несколько проектов, сложных, многослойных и HDI. И вот теперь с удовольствием работаю в Аллегро... Но каждому свое.

Хотел бы еще уточнить- какие вообще существуют механизмы для создания уго с >1к выводов (не плис) в Exp? Думается освоить табличный ввод из под либреофиса

Во первых, сразу советую ставить туда не переходные, а MVO (multi via object). Удобнее. На картинке - два MVO размером 3x7 via на одном паде.

Во вторых, cannot resolve immovable metal conflict - я писал выше уже, диалог Pad Entry, и т.д. Вот с картинкой:
Нажмите для просмотра прикрепленного файла

В третьих, SMD/NSMD бывают пады, в основном под BGA, но никак не виа. иметь SMD via - бессмыслица, так как SMD-исполнение приносит пользу лишь для пайки.
геометрия маски на VIA никак не влияет, так как маска открыта и так на самом поверпаде, следовательно, что бы там в виа не было, она будет открыта и на всех виа, попавших в открытие маски поверпада, что собственно и нужно.

-------

Вопрос к fill - а можно как-то в настройках или в текстовых конфигах расширить набор прямоугольных MVO, чтобы, например, вплоть до 10х10 был выбор?

1) Использую и MVO и single via - причем часто одновременно.

2)Делаю так же, но не выходит. Гляну еще раз в настройках- может пропустил опять что-то.

3)Исхожу из контекста, что виа в данном случае- составная часть пада(сам термин верный не только для падов )- но все "обычные" переходные делаю всегда закрытми маской, за исключением некоторых специфических случаев. Отсюда и вопрос про связь с пауэрпадом- он сам то открыт от маски, а используемое переходное нет: будет ли вскрытие маски на виа выполнено автоматически или нужно править падстек?

могли пропустить галку в via spans например. у меня такое бывало. Или не выделить нужный тип падстака.
Еще где-то можно включить запрет via под компонентами - то есть в областях под placement outline. Возможно Ваш случай. Но я не помню где (как минимум в диалоге DRC эту проверку можно включать/выключать)


будет. Все открытия масок накладываются по "ИЛИ" в единое целое. Это, кстати, сами в герберах легко можете посмотреть.

Здравствуйте!
Не отражаются номера выводов у микросхемы в DxDesigner (номера выводов символа не совпадают с номерами выводов в Cell, при создании Part это было учтено). Может кто-то сталкивался с этой проблемой? Заранее благодарю.

Я точно пропускаю какую то галку- ибо в редакторе ячеек переходные ставятся норм и сейчас именно так вышел из положения. Но в редакторе псб виа не ставятся абсолютно ни на один смд пад- см.скрин. Проверку дрс ради интереса отключал, но не помогло.

а где "allow off pad origin" ?

Чувствую себя тупицей - все работает. Хотя на памяти вроде пробовал и так и эдак....



Вы случайно не знаете ответ касательно вопроса создания уго с большим количеством выводов?

Случайно не знаю. У меня макс. 491 пин пока в менторе, и сделал просто несколько символов приемлемого размера, чтобы на А4 портретной ориентации влезали, а всю кучу питаний и GND-ов скрыл, задаю через Supply rename/Supply pin

Хочу попробовать разводку с большими камнями- со стандартными средствами тоже удается быстро сделать, но хочется еще быстрее(да и лениво больше 200 пинов набивать руками): вижу в описании, что принимает таблицы и общие требования к ним, но не понимаю как их создавать в данном случае, да и вдруг есть еще способы?

Сохраните из NSE любой символ (File>Export_pins) - получите пример файла csv который можно загрузить в новый символ. Его можно открыть в Excel. Имена заголовков столбцов есть, достаточно заменить\заполнить нужными данными сами столбцы.
Есть вариант: выбираете данные в даташите и копируете в тестовый файл, который затем открываете в Excel и делаете нужное форматирование (переставляете колонки в нужном порядке), вставляете заголовки из файла примера и сохраняете файл как csv, который и загружаете в NSE.
Также есть вариант: в навигаторе LM выбираете раздел и ПКМ>Symbol_Wizard - можно создать как одиночные символы, так и с разбивкой. В таблицу пины можно вставлять колонкой (сразу много) через стандартные команды Ctrl-C (в источнике), Ctrl-V - в таблице Symbol_Wizard.

Большое спасибо!

Подскажите пожалуйста, как сделать так, чтобы текст, размещенный на слое шелкографии, не вычерчивался линией определенной толщина, а создавался сплошной заливкой(т.е буквы залиты, а не просто их контур)? И как сделать так, чтобы текст размещенный в слое меди, был вскрыт от маски?

по первому вопросу - где-то найти шрифт такой, из залитых букв....
по второму - нарисовать либо полигон в слое маски над областью меди, либо скопировать текст из меди в маску, и разместить по одной координате.

В том и проблема что:

-буквы залитые

- соместить текст на слоях металла и маски не выходит почему-то- наличие и шаг сетки не влияет на процесс


Хочу получит нечто похожее на надпись EFM32

http://www.energymicro.com/tools/efm32-gia...efm32gg-stk3700

-Вводите буквы в слое SilkScreen_Top(Bottom)
- Запускаете SilkScreen_Generator - получите на выходе в слое SilkScreen обработанное изображение, т.е. буквы в виде контуров
- Теперь можете копировать и изменять их в нужные Вам маски (Draw_Object) и металл (Conductive_Shape).

Не получается однако- если переводить объект в другие группы то его не видно в герберах, к тому же при попытке использовать заливку заливает целиком буквы типа А,В...

впишите координаты руками в свойствах надписи, совместится, никуда не денется. Или сетку не там меняете (надо в тулбаре где иконка с сеткой)

Скажите пожалуйста, в чем может быть причина такого поведения:

- создаю через Symbol Wizard уго с опциями module и fracture
- указываю 3 подсимвола
- в окне ввода пинов, пытаюсь ввести нормер с буквой, скажем V7, но возникает сообщение о Pin number range inconsistent with slot count.

Ну надо ж голову включить - если буква состоит из перекрывающихся фрагментов, то вырезать лишнее соответствующей функцией. Например А состоит из внешнего контура и внутреннего (дырка), соответственно выбираем внешний, затем иконка "-" и щелкаем на внутреннем, получаем сложный контур с внутренним вырезом.

В гербер можно выдать что угодно с какого угодно слоя, нужно только указать это в настройках генерации.

Как только ни пробовал- все равно результат один: в шелкографию передаются только сгенерированные данные .Впрочем ладно, придумаю что нибудь с этими буквами....

Мне намного интересней вопрос с fractured symbol- судя по документации ,все создаю правильно, ан нет: возникает пресловутая ошибка.

на этапе экспорта гербера в настройках гербер-файла с шелкографией, в закладке Contents, добавьте туда любой "user defined layer", и в нем хоть черта с рогами рисуйте, передастся как есть.

Огромное спасибо- это решило проблему. Разобраться бы теперь как сдлать fractured symbol и при этом не получит упомянутое предупреждение

Помогите пожалуйста понять в чем тут дело- так и не нашел причин такого поведения. См. скриншоты появления проблемы

У меня добавляет без проблем.

DxDesigner не создает и не открывает проекты. При этом появляется окно
unable to open iCDB connection и сообщение

*** Project Initialization Warnings ***
CDB opening failed: No server is running for the project and could not bring it alive (Could not run server)
*** End Of Project Initialization Warnings ***
*** Project Initialization Warnings ***
Snapshot creation failed: Database is not opened
*** End Of Project Initialization Warnings ***

Я так понимаю не стартует iCDBNetServer.exe. Брандмауэр и антивирус отключил.
Устанавливаю пакет не первый раз, такая проблема только на одном компе. EE2007.9.2, ОС Win 7.

Разобрался- надо количество PARTS ставить "1". Я неправильно понял механизм визарда