Ну так данный атрибут определяет сколько раз данный символ размещен в корпусе. Соответственно если значение больше 1, то и для каждого пина несколько номеров, через запятую.



Видимо проблемы с инициализацией сервисов. Я обычно при подобных проблемах просто переставляю винды (их все равно по хорошему надо раз в пол года переставлять, ибо "загрязняются" и начинают тормозить).

Подскажите пожалуйсе, как в Exp сделать следующее:

- нужно, скажем сделать псб с разъемом PCIE- как действовать в этом случае? Как создать ячейку вроде ясно- но что делать дальше? Как связать ее со схемным редактором?

- как называется документ, где описаны клавиатурные команды для редактора псб?

Обычный SMD-парт. Символ - разъем на N пинов. Целл - N-смд-пинов (одновременно на двух сторонах - mount и opposite), только в слое пасты ничего нету, чтобы паяльщики не залудили его.

Нажмите для просмотра прикрепленного файла


встроенный хелп.

Больше спасибо за ответ!

Вы помните, как хотя бы приблизительно назывался документ? Понятно что он в хелпе- я персмотрел и юзергайды/стартергайды, но увы не вижу. Видел часть в тренингах мегратека- но полагаю это не все.

Даже себе не представляю и не знал никогда. находил поиском, встроенным в хелп, keyin commands или как-то так, по слову keyin

Премного благодарен- это то что надо

Взгляните на командную строку и прочитайте, то что там написано "Keyin: Enter '?' for help." - т.е. наберите команду знак вопроса - откроется хелп с описанием.

Уже не знаю что делать. Пытаюсь вставить RF Shape из меню RF Control, не получается, выбираю примитив, кнопка "Place" остается неактивной.
Если через схему, то все работает. А напрямую нет. Возможно я чего то не так делаю, но в документации ни слова, то есть вставляться должно сразу.
Как можно этот момент исправить? Спасибо. Картинка 1

Еще вопрос. Картинка 2 и 3. Если делаю меандр в PCB и без прописывания в схеме DxD отправляю netlist к ADS нетлист выгружается неполноценный, в результате ADS ругается на количество портов. А вот через схему DxD все работает. Выходит без прописывания топологии RF, даже самопальной, в схеме DxD вообще никаки работать с ADS не выйдет. Там дефект всплывает такой в нетлисте на двух портовую TL с цепью "RF" в нетлисте вместо "TLINE "RF" "RF_1" xxxxxxx" пишет вот такое "TLINE "RF_1" xxxxxx"
И как результат в ADS уходит кривой нетлист и моделирование не проходит. См. диагностику, обведено красным. И поскольку нетлист генерится всегда заново при команде SendList ошибка пролезает и исправить ее пока не понял как.

И вот еще, есть где нибудь пример дизайна с RF в свободном доступе, а то все на ощупь, не то чтоб сложно, но выматывает. Спасибо.

Может кто подскажет версии ADS и DxD которые нормально работают в паре.

Заинтересовал следующий вопрос - возможен ли импорт данных из ODB++ в Expedition?

Возник вопрос при работе с DXD2005 в формате netlist. У меня имеется ЦБ, нужно добавить на схему компонент, состоящий из нескольких различных символов. Более того - всего в ЦБ символов для данного компонента 4-е, но использоваться на схеме будут только два. Как правильно задать значение аттрибута HETERO (у меня ругается на "bad value" как ни пытался)? Все остальные аттрибуты на символах идентичны.

Перечисление имен файлов без расширения и без точки через запятую, обрамленное скобочками.
Только есть сомнения, зачем при работе с нетлистом ЦБ?

Ну у меня там все символы хранятся, кот необходимо использовать. Потому и использую, вобщем-то.

Кстати говоря, в связи с этим кажется всплыла еще одна проблема - напрямую на символах в ЦБ не прописаны значения # для пинов. На схеме значения присутствуют (взяты из PartDB). При попытке создать нетлист выдает кучу ошибок о неверном значении аттрибута #=. Можно ли как-то это обойти?

А гетеро заработало-то?
Я уже порядком подзабыл все эти проблемы, но могу предложить 1) тщательнее почитать хелп (не обижайтесь, это я не со зла) и 2) если не поможет, поковырять файлик .cfg для Вашего маршрута, чтобы отключить или поправить там проверку этого атрибута.
И, все-таки, непонятно, зачем Вам нетлист при работе с ЦБ. Включите уж тогда CDB flow и не мучайтесь...

Ну вроде как на гетеро ругаться перестал.

Я бы с удовольсвтием включил CDB, но проблема в том, что мне нужно сконвертировать проект из Exp2005 в 7.9, а при использовании CDB DXD в процессе миграции ругается на проблемы с констрейнтами (CES). Побороть их мне не удалось, потому пытаюсь использовать нетлист. Но похоже, что и тут засада..

Ууу... Сочувствую. Я этого пережить не смог.

Попробуйте удалить из проекта все констрейны, отправить в 7.9, а потом туда загрузить констрейны как бы поверх. Эта функция должна быть.

Да проблема в том, что обойти никак не получается. Я ручным трудом добился того, что CES в 2005-й версии вообще не фигурирует, используются net properties. Но при попытке открыть файл в 7.9 теперь уже выдает The CES database is not synchronised, open the design in the 2005 version of the software and correct any errors.

Вопрос вдогонку - в последнем DXD в принципе возможен переход с netlist на iCDB налету?

upd: уже решил вопрос с помощью импорта

1. Для удаления CES в 2005 есть специальная процедура с запуском командного файла. Т.е. признак использования CES все равно у вас остался.
2. В DxD меню File>Import>Netlist_Project
3. Проект из 2005 в 2007 спокойно транслируется только при условии полной синхронизации в 2005 (т.е. должны пройти прямая\обратная аннотации).

Не расскажете поподробней?)

К вам есть следующий вопрос - можно ли сменить part на другой из ЦБ прямо на плате? У меня следующая ситуация - получив проект в 7.9 я импортировал туда design data, но в нем теперь фигурируют старые Parts с другими part number. Соответственно программа ругается

WARNING: Unable to set the Common Data Base Symbol to X2_2
on Sheet at Path 1.
Because of this the symbol did not get back annotated:
ERROR : Unable to update "Part Number" property to "402243832369".

1. В документации по 2005 есть спец. глава типа "Removing CES"
2. По моему нельзя, особенно если символы разные. Все изменения же идут от схемы.

Спасибо.
Второй пункт огорчил(

Что же выходит - если парт-намбера в hkp и итоговом проекте не совпадают, получить рабочий и синхронизированный проект невозможно?

В данный момент у вас в PCB\Logic\Netlist.aug одни парт. номера, а нужны другие.
В принципе возможно, но трудоемко, стандартный вариант:
- поменять парт. номера на схеме в соответствии с топологией
- затем после синхронизации поменять на те что нужно

Не стандартный: пробовать менять в плате локальные через PDB_Editor и т.п.

Вы знаете, получилось без танцев с бубном. Сделал pcb из схематика с нужными парт намберами, затем втащил дизайн через импорт и сделал тотальный ребилд локальный DB из схематика - вроде как все синхронизировалось.

Создавал символ при помощи визарда- при последующем открытии и также попыток открытия любых других элементов(не важно какая библиотека) или использования визарда после этого случая возникакет следующая ошибка-кто нибудь знает отчего это происходит и как с этим бороться?

Вы пробовали открыть файл символа блокнотом и посмотреть на предмет "странных" позиций, значений?
Возможен быть вариант похожий на то, как было описано вот тут

Строчку похожу удалял,лок-файлы тоже- суть в том что даже если создать новую цб и запустить визард- все тоже самое. Одна и та же ошибка как на скриншоте.

надо смотреть что там...
было бы не плохо если бы вы предоставили сам символ...

Весь прикол в том что неважно какой символ- что из собственной цб, что из материалов тренингов, нет разницы. Никакой символ не открывается- везде пресловутое окно, а при попытки открыть(помимо ошибки) возникакет лок-файл.

Система свежепоставленная(7ка 64), пробовал перестановку эксп- безрезультатно.

Добро пожаловать в наш мир) Эскпедишн - на редкость капризный софт)

Вот что правда, то правда

Результат попытки создать произвольный символ. Ни разу не было такого поведения а тут вообще непонятно что делать. С созданием/редактирование футпринтов нет проблем

Поставьте на виртуальную машину ЕЕ и попробуйте. Если проблема пропадет, то значит что-то вы нахимичили с системой...

Решил проблему установкой полностью англоязычной винды- все работает.

У меня стоит русская, но в региональных настройках включил разделить дробной части "." (точка) вместо нашей запятой. Проблем вроде нету...

Я не смог решить проблему этим методом, увы

Надо ставить винду английскую, с мультилингуал юзер интерфейсом, и потом уже, после установки, менять "себя любимого" на русский юзер интерфейс. Получается "и нашим, и вашим" - все системные пути и недра реестра нормальными символами, а кнопочки и менюшки - русскими и по-русски. И, главное, что нету неожиданностей от изобилия программ, не переносящих неправильные символы в путях. Рабоать в изначально русскоязычной винде почти ни с чем, кроме поделок микрософта, практически невозможно, не нарвавшись на неприятности. Вроде уж такие древние грабли, на которые уже наступать стыдно - хочешь работать, не ставь русскую винду, ставь нормальную.

В кои веки забыл исправить парочку путей . Но согласен с Вами полностью- допустить такое это глупость несусветная. Ну хоть стало понятнеее, а то как известно "есть проблемы столь простые, что их вообще нельзя решить"(с)

У меня есть вопрос следующего характера - у меня на плате есть объект contour, для которого задана drill hole. При генерации drill chart это отверстие попадает туда вместе с остальными отверстиями платы - я бы хотел этого избежать. Как это сделать, не нашел соотв настройки?

Как в MG оформить местную МЕТАЛЛИЗАЦИЮ ТОРЦА платы?
Как например в GSM модеме Quectel M95
http://www.quectel.com/product.aspx?id=52

я делал все тупо и не заморачивался
ставил via, т.е. центр via на краю платы

остальное было дело технологов подготовки плат как это расписать в тех.процессе

Дифф пара имеет разную толщину проводника и соответственно разный зазор в разных Rule Area

Например слева - под BGA, где дифф пару необходимо втиснуть между via;
справа - вне BGA, побежала далеко, к разъему и на backplane - толщина проводника увеличивается и соответственно увеличивается зазор.
При пересечении границы Rule Area образуется совершенно неправильный участок - когда толщина трассы уже стала соответствовать "Rule Area BGA",
а вот переход под 45 градусов - к меньшему Gap в "Rule Area BGA" начинает только после того, как протащит некоторое расстояние c бОльшим Gap.
Причем всегда с бОльшим Gap побеждает - даже если ведешь трассу из зоны меньшего Gap, как на картинке.

Где и какой параметр может заставить expedition в дифф паре начинать переход под 45 градусов к меньшему Gap точно на границе Rule Area?

Точнее - требуется избавиться от кусков дифф пары с неправильным соотношением ширина трассы - зазор.
Пусть и короткие, они в любом случае ухудшают SI.

Вопрос насколько ухудшают... Теоретически - да, а вот измерить такое ухудшение практически наверняка не получится.

А зачем выяснять "насколько ухудшают"?

Пусть даже по сравнению via stab, component pad, die bonding - на порядок-другой меньше.

Вопрос - где в Expedition это настраивается.

И если это непобедимая фича Expedition - ну что ж, вот тогда буду считать, что пренебрежимо мало :-)


Делай правильно - искажения набегут сами...

Могу сморозить глупость, но похожую проблему решал так:

1)Все до упомянутого момента как и у sast777- правила/констрейны

2)45гр сегменты сдвигал максимально близко к границе- насколько помню есть соответствующие правила для дифпар.

3)делал плавные переходы вроде капель.

Собственно так всегда и делаю- "обычная" разводка с 45гр проводниками, потом сглаживание дугами, потом капли- не возникало пока проблемы со стабами и прочими геометрическими артефактами.

2 EvilWrecker:

Так я и интересуюсь, где и какие "есть соответствующие правила для дифпар", чтобы 45гр сегменты сдвинулись максимально близко к границе АВТОМАТОМ.

Явное ощущение, что именно где-то есть нарушаемое правило - Expedition при попытке сдвигать 45гр сегменты вручную к границе отчаянно сопротивляется.

Нет таких настроек, если очень хочется временно отключите контроль правил и сдвиньте как надо, затем включите его заново.

Это "интеллект" экспедишна сопротивляется... Он лучше Вас знает, что надо делать.

ЗЫ Да, и не забудьте расфиксировать трассы после правки с выключенным DRC.

На сколько я помню, значительно уменьшить "сопротивляемость интеллекта" можно, перетаскивая сегмент то-ли с шифтом, то-ли с альтом - не выключая DRC

Спасибо SM, все верно, незаменимая фича - обычно пользую ее для выравнивания проводов в паре:

"plow just a single trace: In Windows, select the Plow command then press/hold the Alt key prior to selecting the pin."

Но, при наличии ~64 пар, brute-force не привлекает.

Остается надежда, что придет Александр и скажет, куда галку поставить :-)

подскажите, есть ли возможность открыть проект созданный в версии 7.9.4 в более ранней версии программы - 7.9/7.9.2/7.9.3?