Цитата
А что насчет сложных стекапов для гибко-жестких плат, с возможностью задавать диэлектрические параметры для каждого региона (гибкие и жесткие части)? Вроде где-то раньше проскальзывало в презентациях, но пока все значилось только в product plans.
Насколько я понимаю, это уже давно реализовано.
Стек гибкой части обычно отличается от жесткой только отсутствием внешних слоев. Соответственно, на гибкой части добавляем Cavity убирая таким образом лишние слои.
Цитата(Doomsday_machine @ Jun 29 2013, 00:43)

Про автоматическую расстановку рефдесов - да, было бы не кисло, если бы она была. Непонятно, что именно вы хотите сделать.
Это становится интересно. В ЕЕ нет автоматической расстановки рефдесов в шелке?
Цитата(Doomsday_machine @ Jun 29 2013, 00:43)

Предлагаете освоить САПР по механике, создать там 3D модели всех компонентов, сделать экспорт из exp в формат IDF, далее втянуть этот IDF в solidworks или pro-e и уже оттуда (!) получать сборочный чертеж платы?
Нечего там осваивать. У меня ушло полдня. Модели строить не надо, для сборочника сойдут и контуры из IDF. Вернее, контуры можно использовать для контроля, а изображения компонентов брать из слоя assembly, Но рефдесы солидовский конвертер расставляет автоматически сам в горизонтальном виде по центру каждого компонента. И да, сборочник получать оттуда, это гораздо более правильно.
Цитата(Doomsday_machine @ Jun 29 2013, 00:43)

Про написание скриптов не надо. У меня хватает задач непосредственно по разработке топологии плат. На самостоятельное улучшение САПР, к сожалению (или к счастью), нет времени.
Про скрипты я не говорил, сам не люблю, хотя и приходится иногда. А вот про время - вот это оно самое. Нет не времени, а желания. И в этом меня никто никогда не переубедит. Кто не хочет - ищет причину, кто хочет - ищет путь. Мой пост был только об этом. Помимо скриптов можно поискать и другие способы, как правило, они находятся.
Doomsday_machine
Jun 29 2013, 13:03
Цитата(fill @ Jun 29 2013, 11:22)

Насколько я понимаю, это уже давно реализовано.
Стек гибкой части обычно отличается от жесткой только отсутствием внешних слоев. Соответственно, на гибкой части добавляем Cavity убирая таким образом лишние слои.
Дело не только в этом. Вы уже отвечали мне
здесь и
здесь. Вопрос в том научился ли exp понимать, что при переходе из жесткой части в гибкую меняется диэлектрическая среда и импеданс должен быть пересчитан?
Цитата(vitan @ Jun 29 2013, 11:55)

Это становится интересно. В ЕЕ нет автоматической расстановки рефдесов в шелке?
Нет. Рефдес находится более или менее рядом с контуром компонента, но окончательно выравнивать или удалять (при отсутствии места) нужно вручную.
Цитата(vitan @ Jun 29 2013, 11:55)

Нечего там осваивать. У меня ушло полдня. Модели строить не надо, для сборочника сойдут и контуры из IDF. Вернее, контуры можно использовать для контроля, а изображения компонентов брать из слоя assembly, Но рефдесы солидовский конвертер расставляет автоматически сам в горизонтальном виде по центру каждого компонента. И да, сборочник получать оттуда, это гораздо более правильно.
Все же получать сборку для платы через... САПР механики (мы работаем в pro-e) - это, мягко говоря, не самый прямой путь. Особенно при наличии слоев assembly, в которых уже все есть. Хотя рефдесы в этом случае расставлять нужно тоже вручную.
Цитата(vitan @ Jun 29 2013, 11:55)

Про скрипты я не говорил, сам не люблю, хотя и приходится иногда. А вот про время - вот это оно самое. Нет не времени, а желания. И в этом меня никто никогда не переубедит. Кто не хочет - ищет причину, кто хочет - ищет путь. Мой пост был только об этом. Помимо скриптов можно поискать и другие способы, как правило, они находятся.
Честно говоря, звучит это как-то слишком туманно и умозрительно.
Кстати на семинаре pcbtech Махлин или Акулин (точно не помню) упоминали про скрипт автоматической расстановки рефдесов для allegro. Может кто-нибудь из энтузиастов все-таки занимался этим для exp? Реально долгая и нудная работа, эта расстановка. В наборе AATK ничего подобного не находил.
Цитата(Doomsday_machine @ Jun 29 2013, 17:03)

Нет. Рефдес находится более или менее рядом с контуром компонента, но окончательно выравнивать или удалять (при отсутствии места) нужно вручную.
Кстати на семинаре pcbtech Махлин или Акулин (точно не помню), упоминали про скрипт автоматической расстановки рефдесов для allegro. Может кто-нибудь из энтузиастов все-таки занимался этим для exp? Реально долгая и нудная работа, эта расстановка. В наборе AATK ничего подобного не находил.
Вот те раз! Не верится, честно говоря. В аллегро это штатная функция. Имеется ввиду шелк. Для сборочников есть скрипты, емнип, производства ema-eda, но это для тех, кому надо вписывать рефдесы в контур с пропорциональным увличением шрифта и поворотами. Если этого не надо, то тупейшая отправка в солид все решает.
Цитата(Doomsday_machine @ Jun 29 2013, 17:03)

Все же получать сборку для платы через... САПР механики (мы работаем в pro-e) - это, мягко говоря, не самый прямой путь. Особенно при наличии слоев assembly, в которых уже все есть. Хотя рефдесы в этом случае расставлять нужно тоже вручную.
Это самый прямой путь. Как бы Вам того ни хотелось, но сборочная единица под названием "модуль такой-то" или "блок такой-то" должна контролироваться конструктором-механиком, а плата - всего лишь составная часть этой сборочной единицы.
Цитата(vitan @ Jun 29 2013, 14:55)

Это становится интересно. В ЕЕ нет автоматической расстановки рефдесов в шелке?
непонятно, что Вы имеете в виду под автоматической расстановкой? Что там автоматически расставлять?
Refdes в шелке на плате будет стоят так, как он был поставлен в библиотечном компоненте на слое шелка. Если что-то мешает (невозможно угадать, как там на плате все обернется), то его можно либо подвинуть куда угодно либо удалить.
Цитата(AlexN @ Jun 30 2013, 11:50)

Если что-то мешает (невозможно угадать, как там на плате все обернется), то его можно либо подвинуть куда угодно либо удалить.
Ну вот это самое и надо делать. Желательно автоматически, без этого работа действительно нудная.
Цитата(vitan @ Jul 1 2013, 02:13)

Ну вот это самое и надо делать. Желательно автоматически, без этого работа действительно нудная.
вручную от силы 2 секунды на refdes, а автомат никогда не поставит как надо, как и авторасстановку компонентов на плате.
Frederic
Jul 1 2013, 11:08
Цитата(AlexN @ Jul 1 2013, 12:51)

вручную от силы 2 секунды на refdes, а автомат никогда не поставит как надо, как и авторасстановку компонентов на плате.
+101%
далее
шелк ставлю только для элементов начиная с 0603 и обязательно для BGA (требование по визуальному контролю)
для элементов 0201 вообще не ставлю шелк, т.к. нет места
и как народ для 01005 будет применять - вообще молчу
Цитата(fill @ Jun 28 2013, 16:29)

Настройка Выбора объектов появится в следующем релизе
Презентация (размер большой т.к. встроено видео, чтобы оно проигрывалось нужен PowerPoint 2010)
И название решили поменять...
И даже обсуждение названия
http://communities.mentor.com/mgcx/message/42122#42122"M1 is a better brand name than VX" тем более, что VX типа занято какими-то "nereve agent"
Кстати, selection независимый от типа объектов был в умершем пикаде. Развитие идет по спирали.
KostyantynT
Jul 3 2013, 09:18
Вопрос fillу. В CES ввожу в Pin Package Length значения, предоставленные производителем чипа. С учетом этих значений выравниваются трассы. Hyperlynx учитывает эти значения в DDR batch simulation?
Цитата(КонстантинТ @ Jul 3 2013, 13:18)

Вопрос fillу. В CES ввожу в Pin Package Length значения, предоставленные производителем чипа. С учетом этих значений выравниваются трассы. Hyperlynx учитывает эти значения в DDR batch simulation?
Напрямую нет. В визарде есть возможность сформировать временнУю модель, возможно это и есть решение (пока нет времени разбираться).
milien
Jul 16 2013, 14:23
Здравствуйте. Сразу извиняюсь, если не в той теме пишу, другой подходящей не попалось. Я только начала учить MG, возник вопрос по созданию фанаутов в BGA корпусах. Судя по имеющимся видео есть вариант через Auto route, а есть через функцию Route - BGA fanouts & Escape. Но вторая у меня почему-то неактивна (рисунок прилагается). Какие функции надо проверить для нее и в каких изначальных настройках она нуждается? И еще, обозначение пинов 1:L, 2:L мне как-то не нравятся (на том же рисунке резистор). Это нормальное явление, или можно как-то отключить это дело?
А с помощью Auto route у меня получается неправильно. Слишком большие переходные отверстия, которые видимо не хотят в серединку вставать. Падстек с нужной мне via я сделала, только как ее теперь подцепить туда куда нужно я не нашла. (рисунок 2)
Заранее спасибо за ответы.
Frederic
Jul 16 2013, 15:32
Цитата(milien @ Jul 16 2013, 17:23)

Здравствуйте. Сразу извиняюсь, если не в той теме пишу, другой подходящей не попалось. Я только начала учить MG, возник вопрос по созданию фанаутов в BGA корпусах. Судя по имеющимся видео есть вариант через Auto route, а есть через функцию Route - BGA fanouts & Escape. Но вторая у меня почему-то неактивна (рисунок прилагается). Какие функции надо проверить для нее и в каких изначальных настройках она нуждается?
затрудняюсь сказать
попробуйте включить все лицензии
Цитата
И еще, обозначение пинов 1:L, 2:L мне как-то не нравятся (на том же рисунке резистор). Это нормальное явление, или можно как-то отключить это дело?
DisplayControl/Part/PinNumber Type
Цитата
А с помощью Auto route у меня получается неправильно. Слишком большие переходные отверстия, которые видимо не хотят в серединку вставать.
пропишите более жесткие зазоры
или добавте via меньшее по размеру и сделайте RuleArea и в CES пропишите для него via
Цитата
Падстек с нужной мне via я сделала, только как ее теперь подцепить туда куда нужно я не нашла. (рисунок 2)
я обычно делаю альтернативный Cell с разводкой на via
milien
Jul 17 2013, 08:15
Спасибо, буду пробовать.
Еще такой вопрос. Для моделирования проекта IBIS модели добавляются в разведенную плату CES IBIS component name, или нужно их еще на более раннем этапе добавлять? И посоветуйте, пожалуйста, на личном опыте, какая утилита для симуляции проекта более удобна?
milien
Jul 17 2013, 10:04
Цитата(milien @ Jul 17 2013, 11:15)

Спасибо, буду пробовать.
Еще такой вопрос. Для моделирования проекта IBIS модели добавляются в разведенную плату CES IBIS component name, или нужно их еще на более раннем этапе добавлять? И посоветуйте, пожалуйста, на личном опыте, какая утилита для симуляции проекта более удобна?
upd.
Цитата
или добавте via меньшее по размеру и сделайте RuleArea и в CES пропишите для него via
спасибо, получилось))))
milien
Jul 18 2013, 08:18
Включила все лицензии, появился пункт BGA Fanout & Escape. Тут все ок. Но не одно, так другое))
во вкладке эскейпов не активен ни один слой, и соответственно невозможно их сгенерировать. (рис. 1) Где проверить настройки слоев? В display control все 4 активны. На всякий случай даю рисунок вкладки фанаутов, может там что-то не то.
И
Цитата
Для моделирования проекта IBIS модели добавляются в разведенную плату CES IBIS component name, или нужно их еще на более раннем этапе добавлять? И посоветуйте, пожалуйста, на личном опыте, какая утилита для симуляции проекта более удобна?
этот вопрос все еще актуален.
Спасибо.
ClayMan
Jul 18 2013, 11:40
Сам недавно разбирался с этим. Сначала выставьте значение в generate escape outlines, настройте и сгенерите сам фанаут. Затем перейдите во вторую вкладку и создайте сами отводы трасс. Где-то видео было на эту тему, не смог найти ссылки.
milien
Jul 18 2013, 13:05
http://www.youtube.com/watch?v=_G7c13vNY8EЕсли вы про это видео. Но там generate escape outlines обозначено None, как и у меня, но там все активно.
ClayMan
Jul 18 2013, 14:18
нет, у меня другое. попробуйте сделать так, как я написал.
egorman44
Jul 22 2013, 10:25
Здравствуйте люди. подскажите пожалуйста есть ли возможность в expedition разместить компоненты группой на плату, допустим прямоугольной сеткой с одинаковыми расстояниями между компенонтами.?
KostyantynT
Jul 22 2013, 10:48
Цитата(egorman44 @ Jul 22 2013, 13:25)

Здравствуйте люди. подскажите пожалуйста есть ли возможность в expedition разместить компоненты группой на плату, допустим прямоугольной сеткой с одинаковыми расстояниями между компенонтами.?
Ключевое слов keyin
egorman44
Jul 22 2013, 10:52
Цитата(КонстантинТ @ Jul 22 2013, 14:48)

Ключевое слов keyin

нельзя ли поподробнее ?
чего с этим keyin делать?
KostyantynT
Jul 22 2013, 12:24
Цитата(egorman44 @ Jul 22 2013, 13:52)

нельзя ли поподробнее ?
чего с этим keyin делать?
В хелпе наберите и там все расписано
А как правильно подключить 3D модель к компоненту в билиотеке, чтобы потом получить красивые картинки в 3D виевере? Пока мало компонентов в билиотеке , хотелось бы этот вопрос закрыть.
milien
Jul 23 2013, 07:48
Очень нужна ваша помощь.
Ошибка в Hyperlynx 8.1.1
Не распознает лицензии.
Сообщение (рис. 1)
Прохожу по пути Setup->Options->Licence checkout and checkin параметры выставлены как на рис. 2.
В чем проблема и как это дело можно исправить?
milien
Jul 23 2013, 14:05
В процессе еще одна проблемка нашлась.
Разработчик создает схему в Протеле, я транслирую ее в DxD. Потом, в LM цепляю с помощью Part Editor все посадочные места. С пассивными компонентами и микросхемами со всеми описанными в протеле ножками все в порядке. Удачно цепляется паттерн без ошибок, транслируется красиво из DxD в Expedition. А вот что касается микросхем с BGA корпусами, разработчик, с целью не нагромождать схему, создает в схеме невидимые ножки ( земля например). В протеловском документе все эти ножки видны, их можно включить/выключить, а ментор в DxD вообще их не показывает, Symbol Editor тоже.
Может я опять пропускаю где-то какую-то волшебную галочку при транслировании? Или это особенность программного пакета такая?
Frederic
Jul 23 2013, 14:46
Цитата(milien @ Jul 23 2013, 17:05)

.......
А вот что касается микросхем с BGA корпусами, разработчик, с целью не нагромождать схему, создает в схеме невидимые ножки ( земля например). В протеловском документе все эти ножки видны, их можно включить/выключить, а ментор в DxD вообще их не показывает, Symbol Editor тоже.
Может я опять пропускаю где-то какую-то волшебную галочку при транслировании? Или это особенность программного пакета такая?
насчет галки не знаю, но в Symbol Editor их нет. Они появляются в Part Editor.
и соответственно затем их можно увидеть в DxD при просмотре свойств компанента
milien
Jul 24 2013, 09:14
Цитата(Frederic @ Jul 23 2013, 17:46)

насчет галки не знаю, но в Symbol Editor их нет. Они появляются в Part Editor.
Но чтобы в парт эдиторе все сошлось, нужно создать соответствующий Cell. Но, в моем случае, пытаюсь подцепить Сell FBGA100 (созданный в cell editor New-> Create from part data) к микросхеме EPM570F100C4, а оно мне упорно пишет, что мол ты дурак, там 96 ножек.
Если я оставляю количество ножек при создании 96, потом вручную доставляю недостающие пины, мне сообщают, что unable to update cell FBGA100...
А если я создаю отдельно другой селл с немного другим именем (FBGA-100 например New->Create new cell), то парт эдитор мне сообщает, что это совсем другой селл и нужно теперь полностью поменять pin mapping. я что-то делаю не так? или прийдется все таки вручную переназначать ножки? Я же не могу поставить паттерн на 96 ножек, а по-другому не пускает...
Frederic
Jul 24 2013, 12:36
Цитата(milien @ Jul 24 2013, 12:14)

Но чтобы в парт эдиторе все сошлось, нужно создать соответствующий Cell. Но, в моем случае, пытаюсь подцепить Сell FBGA100 (созданный в cell editor New-> Create from part data) к микросхеме EPM570F100C4, а оно мне упорно пишет, что мол ты дурак, там 96 ножек.
Если я оставляю количество ножек при создании 96, потом вручную доставляю недостающие пины, мне сообщают, что unable to update cell FBGA100...
А если я создаю отдельно другой селл с немного другим именем (FBGA-100 например New->Create new cell), то парт эдитор мне сообщает, что это совсем другой селл и нужно теперь полностью поменять pin mapping. я что-то делаю не так? или прийдется все таки вручную переназначать ножки? Я же не могу поставить паттерн на 96 ножек, а по-другому не пускает...
что то вы все смешали в большую кучу и не возможно понять
1.Cell надо иметь всегда, а он у вас есть из старого проекта
2.вручную ножки нельзя добавить в Cell
В транслированном PDB фигурируют только 96 ног. Соответственно надо исправить PDB добавив туда еще 4. Скорее всего это Not Connected - т.е. пины не были подсоединены и их нет на символах ПЛИС.
gibson1980
Jul 24 2013, 15:10
А как и где можно 7.9.5 пощупать?
milien
Jul 25 2013, 08:13
Цитата(fill @ Jul 24 2013, 16:58)

В транслированном PDB фигурируют только 96 ног. Соответственно надо исправить PDB добавив туда еще 4. Скорее всего это Not Connected - т.е. пины не были подсоединены и их нет на символах ПЛИС.
У меня видимо какая-то другая версия программы, или еще какие-то нюансы. На рисунке набор моих инструментов в DxD, помогите, пожалуйста, где можно исправить количество ножек... И можно ли вообще.
и еще, где в DxD можно сделать электрическую проверку схемы? мне показывали в протеле очень удобную фишку проверки на идиота - вход на выход, все такое. что-то в этом духе должно же быть и в DxD?...
Frederic
Jul 25 2013, 09:32
Цитата(milien @ Jul 25 2013, 11:13)

У меня видимо какая-то другая версия программы, или еще какие-то нюансы. На рисунке набор моих инструментов в DxD, помогите, пожалуйста, где можно исправить количество ножек... И можно ли вообще.
у всех такой набор

исправить в Lib
в Cell Editor создаете новый Cell при выборе прототипа 94 ног с указанием, что в новом будет 100 ног
далее выбираете КП для 4 ног, указываете нумерацию ножек и размещаете их
в Part Editor эти 4 ноги объявляете Not Connected
либо если эти ноги не важны в Cell то можно и просто металлизацию кинуть и не заморачиваться
как писал fill "Скорее всего это Not Connected - т.е. пины не были подсоединены и их нет на символах ПЛИС." на ПЛИС их нет - тогда они вообще не нужны
Цитата
и еще, где в DxD можно сделать электрическую проверку схемы? мне показывали в протеле очень удобную фишку проверки на идиота - вход на выход, все такое. что-то в этом духе должно же быть и в DxD?...
проверка для ПЛИС ???
какой смысл проверять "вход на выход" в DxD ???
milien
Jul 25 2013, 11:11
Назначаю новое количество ножек в cell properties, я правильно понимаю?
(см. рис)
Да - открывает редактирование графики.
Нет - закрывает окошко.
При редактировании графики все равно в списке всего 96 ножек, при добавлении еще 4х с помощью кнопочки new pin не дает обновлять существующие ячейки. Ну и соответственно, ничего не сохраняется, и до этапа Part Editor эта ячейка не доходит.
Frederic
Jul 25 2013, 13:01
Цитата(milien @ Jul 25 2013, 14:11)

Назначаю новое количество ножек в cell properties, я правильно понимаю?
(см. рис)
Да - открывает редактирование графики.
Нет - закрывает окошко.
При редактировании графики все равно в списке всего 96 ножек, при добавлении еще 4х с помощью кнопочки new pin не дает обновлять существующие ячейки. Ну и соответственно, ничего не сохраняется, и до этапа Part Editor эта ячейка не доходит.
нет, в "Use cell as template" д.б. ваш Cell с 96 ножками
Cell name придется ввести новое например FBGA100new
тогда у вас появится новый Cell со 100 ногами
затем после корректировки FBGA100new сделалать следующие - удалить FBGA100, переименовать FBGA100new в FBGA100
и в Part Editor откорректиовать компанент под новый FBGA100
milien
Jul 25 2013, 13:27
да, я так уже сделала. если создавать новое посадочное место, приходится пеприсваивать каждую ножку вручную в Парт эдиторе, остальные не использованные бросать в нот коннект. это единственный пока, и не самый лучший вариант, так как в силу невнимательности можно круто налажать с распиновкой. с другими компонентами, у которых все ножки есть на схеме, все прекрасно, стоит присвоить селл, парт эдитор сам разбрасывает ножки куда надо.
Всем спасибо большое за ответы!
Если на символах схемы этой ПЛИС есть номера пинов (Pin_Number), то:
а)создаете новый PDB в который импортируете CELL на 100 ног, затем последовательно импортируете символы ПЛИС с галочками создать gate и прочитать Pin Number.
В результате, в колонке слева останутся 4 ноги (их номера), которые не приписаны на символах, их и перенесете в No Connected.
б) редактируете существующий PDB ваш DSP_MAX - удаляете все gate, символы и cell, затем делаете как в п.а)
milien
Jul 29 2013, 09:24
Появился новый вопрос.
На схеме разработчик создал микросхемe AD6636 с дублированными ножками. У нее некоторые ножки при разных требованиях (условиях) программируются по-разному, и ему удобнее так вот создавать ее. А Ментор, конечно же, при package ругается:
ERROR: Block DSP2, Page 1, Symbol $1I452:
Duplicate pin number.
This symbol has a duplicate pin number P4.
Please either correct the error or remove a pin number
to cause this symbol to be repackaged.
P4 и еще 11 штук таких же.
Можно эту ошибку как-то обойти, разрешив мультиопции (?) для ножек, или схему придется переработать?
Frederic
Jul 29 2013, 12:05
Цитата(milien @ Jul 29 2013, 12:24)

Появился новый вопрос.
На схеме разработчик создал микросхемe AD6636 с дублированными ножками. У нее некоторые ножки при разных требованиях (условиях) программируются по-разному, и ему удобнее так вот создавать ее. А Ментор, конечно же, при package ругается:
............
Можно эту ошибку как-то обойти, разрешив мультиопции (?) для ножек, или схему придется переработать?
конечно будет ругаться
придется дороботать, и путь один исправление символа и соответственно компанента в таком ключе - вывод N11 обозвать A0/SDI
и овцы целы и волки сыты
milien
Jul 29 2013, 12:23
Спасибо)
milien
Jul 30 2013, 10:52
Снова вас побеспокою.
Схема в протеле состоит из отдельных страниц. При импорте в DxD в библиотеке создаются отдельные partition с названиями, соответствующими страницам, и набором символов, которые на каждой отдельной странице присутствуют. Естественно, на страницах попадаются одни и те же символы, и Part editor мне сообщает, что, к примеру компонент AD9640, который я просматриваю в partition DSP2 уже есть в другом партишне ADC1. Я решила переместить из DSP2 все компоненты в ADC1, убрав при этом повторяющиеся. Это видимо было в корне нправильным ходом, так как теперь при попытке упаковать страницу DxD, вылазят ошибки:
ERROR: Block DSP2, Page 1, Symbol $1I2049:
The required symbol is not in the Parts DataBase.
This is a DSP2:R symbol
with a reference designator R2432
plus a (null) Part label and a (null) Part name
using Part number R.
1. можно ли как-то назначить путь, чтобы эта страница схемы при package "черпала" символы из другого (нужного) partition?
2. допустим, вернув все как было, как вести себя с повторяющимися символами из разных partition?
3. как в принципе в таких случаях удобнее организовывать библиотеки?
ClayMan
Jul 30 2013, 12:46
А вы попробуйте просто заменить удаленные символы на проблемной странице на те же самые, но присутствующие в общем и единственном разделе вашей либы. Это можно делать с помощью команды меню Edit - Replace Symbol. Думаю, должно помочь.
milien
Jul 30 2013, 13:15
Цитата(ClayMan @ Jul 30 2013, 15:46)

А вы попробуйте просто заменить удаленные символы на проблемной странице на те же самые, но присутствующие в общем и единственном разделе вашей либы. Это можно делать с помощью команды меню Edit - Replace Symbol. Думаю, должно помочь.
Спасибо, получилось. Все упаковалось, странслировалось в PCB. Только теперь второй вопрос)))
Я для первой страницы ADC1 уже паковала, транслировала в PCB и расставила компоненты. Как доставить в ту же плату компоненты с этой второй страницы DSP2? Или так делать нельзя и нужно паковать только всю готовую схему за один раз?
Цитата(ClayMan @ Jul 30 2013, 16:46)

А вы попробуйте просто заменить удаленные символы на проблемной странице на те же самые, но присутствующие в общем и единственном разделе вашей либы. Это можно делать с помощью команды меню Edit - Replace Symbol. Думаю, должно помочь.
Более производительно:
Replacing Local Symbols with Central Library
Symbols
You can replace local symbols in your design with equivalent symbols from the Central
Library. This may be useful in the following cases:
• When moving from a v2007.x Netlist project to an integrated Expedition project in
PADS 9.3 or greater,
• When you are translating a design from another schematic capture tool to an Integrated
Expedition project.
• When you do not have access to a librarian, and your design requires a new symbol. You
create the symbol locally for temporary use. Later, the librarian creates the symbol in the
Central Library, and you substitute it for the temporary local symbol,
Procedure
1. Open DxDatabook by selecting View > DxDatabook.
2. In the Symbol View tab, select the local symbol(s) you want to replace.
3. Right-click > Substitute Symbol(s).Цитата(milien @ Jul 30 2013, 17:15)

Спасибо, получилось. Все упаковалось, странслировалось в PCB. Только теперь второй вопрос)))
Я для первой страницы ADC1 уже паковала, транслировала в PCB и расставила компоненты. Как доставить в ту же плату компоненты с этой второй страницы DSP2? Или так делать нельзя и нужно паковать только всю готовую схему за один раз?
Для перехода на плату нужно чтобы была упакована вся схема. Как Вы будете паковать не принципиально, хотите все сразу, хотите по частям.
Frederic
Jul 30 2013, 13:52
Цитата(milien @ Jul 30 2013, 16:15)

Спасибо, получилось. Все упаковалось, странслировалось в PCB. Только теперь второй вопрос)))
Я для первой страницы ADC1 уже паковала, транслировала в PCB и расставила компоненты. Как доставить в ту же плату компоненты с этой второй страницы DSP2? Или так делать нельзя и нужно паковать только всю готовую схему за один раз?
схема их протела импортировалась в DxD, а сборки не было?
т.е. в Ехр все с нуля делать ?
milien
Jul 30 2013, 13:58
Цитата(Frederic @ Jul 30 2013, 16:52)

схема их протела импортировалась в DxD, а сборки не было?
т.е. в Ехр все с нуля делать ?
именно так. в Exp открылась чистая плата.
попробовала еще раз запаковать ADC1, упаковалась, и в Exp открылась плата с моей расстановкой. Как-то они не хотят у меня взаимодействовать.
и да, в place part and cells не появилось ничего нового.
Fill, спасибо за наводку, но у меня строчка Substitute Symbol(s) не активна.
ClayMan
Jul 30 2013, 14:14
Заменить можно только локальный символ, раздел [local symbols] в датабуке. Вы выбрали раздел ЦБ. Я попробовал - чтобы проделать подобную операцию в либе у символа должно быть такое же имя, что и на схеме. Т.е. если вы переименовали символ после трансляции, то похоже не прокатит)
milien
Jul 30 2013, 14:28
Цитата(ClayMan @ Jul 30 2013, 17:14)

Заменить можно только локальный символ, раздел [local symbols] в датабуке. Вы выбрали раздел ЦБ. Я попробовал - чтобы проделать подобную операцию в либе у символа должно быть такое же имя, что и на схеме. Т.е. если вы переименовали символ после трансляции, то похоже не прокатит)
да, правильно, я не в том месте ПКМ нажимала. спасибо)
только вот
ADC1:R.1 - symbol definition substituted with ADC1:R.1
заменяется сам на себя. как указать ему конечную цель? простите если что, дико торможу под конец рабочего дня уже.
Frederic
Jul 30 2013, 14:43
Цитата(milien @ Jul 30 2013, 16:58)

именно так. в Exp открылась чистая плата.
смысл делать импорт в DxD когда нет сборки в протеле и заниматься исправлением lib ???
может сразу сделать ЦБ и не терять время на исправления упаковки
milien
Jul 31 2013, 08:25
Цитата(Frederic @ Jul 30 2013, 17:43)

смысл делать импорт в DxD когда нет сборки в протеле и заниматься исправлением lib ???
может сразу сделать ЦБ и не терять время на исправления упаковки
да сборка есть, просто плата огромная, а я хотела поучиться на 2-3 страницах, посмотреть на практике как все работает.
а насчет "сделать ЦБ" и все остальное, можно поподробнее? какие шаги вы предпринимаете в случае импорта схемы с несколькими страницами с дальнейшей работой над платой? или где об этом можно почитать?
ClayMan
Jul 31 2013, 09:07
Цитата
а насчет "сделать ЦБ" и все остальное, можно поподробнее?
ну грубо говоря, вы можете оставить скелет схемы, а подсунуть новую либу с символами/футпринтами сделанными в экспедишне, затем заменить все старые трансированные парты на схеме. если символы по внешнему виду сильно отличаться не будут, то схему особо править не придется и вы получите готовый проект с родной менторовской либой. но это все в теории, на практике наверняка так гладко не выйдет))
Для просмотра полной версии этой страницы, пожалуйста,
пройдите по ссылке.