Здравствуйте. У меня никак не получается из-под BGA корпуса вытащить дифференциальную пару. Не подскажите как можно задать разброс параметров диф пары? Пробовал через CES, но там поля : Convergence Tolerance, Distance to Convergence, Separaton Distance недоступны для редактирования.

для BGA сделать Rule Area
и для этого Rule Area в CES уменьшить ширину и зазор для диф.пары

Чтобы вывести пару из-под БГА, зажмите клавишу Alt и по отдельности вытащите каждую из ее трасс на свободное пространство. Затем разводите пару в обычном режиме.

Или удалить диффпару, вытащить по одной трассе выравнивая под BGA вручную, затем зафиксировать, назначить диффпару и дальше тащить как диффпару. Описание долгое, на самом деле делается быстро.

Спасибо за советы. Я настроил в CES поля "Convergence Tolerance, Distance to Convergence, Separaton Distance". Из-за большой вложенности полей не сразу нашел место где они редактируются, пытался задавать значения вышеуказанных полей в отдельности для каждой цепи а нужно было для всей диф. пары целиком. А потом нажимая и удерживая при разводке клавишу "Ctrl" развел диф. пару. Единственно при разводке (при нажатой клавише "Ctrl") надо "потыкается", с ходу не разводится, но когда освоишся все делается быстро. Да и ещё надо чтоб в "Editor Control" в "Diff Pairs" был разрешён "Split"

Вопрос. При назначении слоев назначаются так называемые пары слоев. Кто-нибудь может объяснить популярно, для чего это нужно?

А вот такое можно сделать:
Есть схема и плата (DxD-Exp-iCDB). Нужно эту схему и плату разделить на 2. То есть часть схемы остается на одной плате, часть уходит на другую. Хотелось бы чтобы имеющиеся части разводок остались и на одной и на второй плате. Надеюсь, понятно объяснил

сделай копию проекта А под новым номером - например В
соответственно на А удали все что надо, далее FA
анологично для В

вот и получилось два совершенно разных проекта

Если подумать, то вариантов множество, от простого предложенного Федором, до различных изысков.
Например если нужен один единый проект:
- добавить Board2 в DxD
- через Cut&Paste перенести нужные данные схемы
- в топологию перенести через:
а) Layout_Template
б) Circuit_Move_&_Copy
г) Import\Export файлов HKP (Design Data)

Спасибо Имелось ввиду - в рамках одного проекта Но почему-то не написалось



Вот этот вариант опробовал, получилось


Спасибо!

Вопрос по выводу герберов для плэйнов. Начитавшись, что негативные плэйны периодически глючат, сделал слой земли позитивным плэйыном. В экспедишине он отрисовался нормально, но после просмотра гербера, в месте подсоединения через термобарберы к штыревым выводам пропали пятаки (смотрите рисунок). Если слой объявить негативным - то все нормально (второй рисунок). Где какую галочку надо поставить, чтобы пятаки появлялись на слоях позитивных плэйнах?

Возможно у вас в настройках выбора GERBER файла выбрано Part Holes. Вкладка Contents при GERBER output

Ок, за направление спасибо, нашел волшебную галочку. Почему то они сбросились.

Например чтобы при двойном щелчке ЛКМ при ведении трассы добавлялся via и менялся слой на парный тому в котором вели.

Вот такой вопрос возник: есть проекты которые ведутся несколько лет, модифицируются, создаются разные версии плат. Проекты изначально были в Expedition 2005.3, давно сконвертированы в 7.9.1. Сейчас обратил внимание, что зазор между полигонами земли и другими полигонами на разных слоях в разных проектах делается 0.3мм не зависимо от настроек в Net Classes and Clearances (CES не используется, маршрут DC-Expedition). Причем всегда устанавливается атрибут PLANES_MINIMUM_CLEARANCE в 0.3 в файле \PCB\Config\PlanesAssignments.paf. Пересборка проекта с нуля, на основе файла схемы и содержимого Layout из pcb не помогает. Проверил в новом чистом проекте все нормально, атрибут PLANES_MINIMUM_CLEARANCE стоит ноль. По-моему это как-то связано с наличием в старых версиях параметра Plane(minimum) на вкладке Clearances/Discard/Negative в Planes > Plane Classes Parameters - он как раз мог быть установлен в 0.3 и после конвертации в 7.9.1 его не изменить. Что посоветуете?

Перейдите на CES и пробема наверняка исчезнет, т.к. там есть послойный зазор Plane_to_Plane и др.

Насколько я понял никакого особого смысла в парах слоев нет и каждый данную особенность использует по своему.....

Делаю "Tune" разведённых цепей и столкнулся с непонятным для меня моментом. При установке в CES параметром выравнивания по задержке тип- TOF, система не находит цепь относительно которой должны выравнивается остальные цепи. Если ставлю выравнивание по длине то такой проблемы нет. С чем это может быть связано?

Формулы в CES написали? Обычно выравнивание привязанное к конкретной трассе задается формулами в CES. Если не писали, попробуйте нужную трассу зафиксировать, а потом запустить Tune.

Спасибо.

Поделитесь опытом. Хочу сделать Embedded резистор с сопротивлением в 0 Ом, для использования в качестве перемычки. Можно конечно использовать или резистор с 0 -м сопротивлением или "Conductive Shape" . Но в первом случае его не поместишь во внутренние слои платы, а во втором случае потом искать на плате где перемычка находится будет не просто.

Ячейку типа Buried можно разместить\переместить(push) на любой слой.
Как пример

Спасибо.

Ещё один вопрос. Не подскажите для чего нужен "Verification status"?

означает, что Cell проверен и соответствует всем требованиям

Это скорее для Вас чем для самой системы. Обычно ячейки создаются копированием и переделкой существующих. Никто не любит рисовать их с нуля почему то И вот тут очень помогает этот самый статус, при копировании он сброшен, и если взять за правило устанавливать его только после тщательной проверки ячейки, то это срабатывает. Все не верифицированные ячейки по умолчанию с ошибками. Помогает.

Спасибо. Здорово придумано.

Кто-нибудь сталкивался с подобным странным поведением DRC в отношении сеток для via/parts? В разделе online окна DRC программа показывает большое кол-во ошибок, якобы множество партов и переходных не стоят в указанной для них сетке. Реально же это не так. Ниже - пример ошибки, версия софта 7.9.2
Нажмите для просмотра прикрепленного файла

убери сетки в EditorControl и ошибки исчезнут волшебным образом

тогда можно вообще DRC не запускать и ошибки не то чтобы исчезнут волшебным образом, они еще более волшебным способом не появятся

А для чего вообще ставить сетку в режиме трассировки? Пикадовская привычка?

я (не всегда) использую сетку, исключительно для переходных отверстий, тоже 0.05мм. Тогда фанауты, например от TQFP стоят более стройными рядами, выглядит такая плата менее неряшливо.
Если хотите, можно сравнить с солдатами на параде. представьте, что они пойдут вразнобой, кто-то на полшага впереди, кто-то позади, вроде и прошли почти дружно, а ощущение праздника нет.

AlexN

Делаю один fanout. Для остальных выводов добавляю их копированием. Все ровно и никакой сетки.

А F2 нажать, выделив нужные пины, разве не будет удобнее? вроде ровненько выстраивает...

Ну как минимум для компонентов я сетку использую всегда. Для переходных по идее можно не использовать, но когда-то на меня ругались из-за этого технологи - теперь использую

К слову нашел корень зла - когда включил точность измерений до 9 знака после запятой, там были корявенькие координаты.

Здравствуйте. Не поделитесь опытом? Я использую джамперы просто как отдельный компонент схемы (разъем) и в общем как-то проблем не возникает. В Expedition имеются отдельные инструменты для работы с джамперами: в Smart Utilities - "Pre-Place Jumpers", в Editor Control имеется отдельная закладка по Jumper. Возникает вопрос, а как этим всем пользоваться?

Доброго времени суток. Возникла проблема, наверняка многие с ней сталкивались. Можно ли сохранить привязку элементов на схеме с элементами на плате, после того как из середины схемы некоторые компоненты удалили?????

не понятна суть проблемы
а что это за привязка элементов на схеме с элементами на плате ???

Повторить данный фокус не удается. Проблема в том, что теперь у меня на схеме есть иерархические блоки, и при копировании основной схемы рефдесы в иерархическом блоке сбрасываются.. как быть?

а) исправить рефдесы на схеме
б) команда Circuit_Move_&_Copy позволяет установить соответствие рефдес

Рефдесы - это еще полбеды. "сбросилась" упаковка вообще . (см. рисунок) И только в иерархическом блоке. Флажок "Сохранять упаковку при копировании" в настройках DxD установлен. Что-то не верится, что так было задумано..



P.S. В принципе, хотелось иметь несколько разновидностей платы в одном проекте. Следующая получалась бы копированием и изменением начального варианта.

Подскажите, как правильно задать вот такой футпринт?
Необходимо разместить монтажное отверстие, которое затрагивает пэд. Сейчас у меня прямоугольный пэд и при попытке размещения поверх этого пэда монтажного отверстия возникает конфликт: cannot resolve immovable metal conflicts.
Вижу вариант с созданием самого пэда с вырезом, но может ещё какой-то способ существует?
Нажмите для просмотра прикрепленного файла


И ещё один вопрос:
Когда я создаю посадочные места, то часто возникает необходимость совмещения непосредственно футпринта и импортированного dxf чертежа корпуса. Я решаю эту задачу долго и муторно - строю оси и т.п.
Можно как-то задать точку на чертеже корпуса и указать редактору куда необходимо перенести весь чертеж (например с указанием координат) относительно этой точки?

Отключите DRC и разместите как хотите.

Есть команда snap позволяющая попасть сразу в нужную точку. Например ставим Static_Snap в нужное место (Tab позволяет перемещаться по точкам фигур), затем используем Use_Snap... при размещении\перемещении.
Другой вариант - импортировать в Drawign_Cell, которую потом и вставлять в Package_Cell.



Пример выложите - попробую поиграться когда выпадет свободное время (сейчас полный аншлаг - подготовка к семинару).

Отправил в личку.

В командах keyin есть команда moove selected ms dx=150, 30.2
данная команда сдвинет на 150 мм вправо по оси х и на 30,2 мм вверх по оси у.
смещение влево и вниз осуществляется знаком минус перед соответствующей координатой смещения.
выделяем чертежные рисунки и сдвигаем их на нужное расстояние. Расстояние рассчитывается по нужным координатам на калькуляторе или в голове.

Если имеется в виду что-то типа этого (рис), то можно у пинов, которые будут накладываться друг на друга задать один порядковый номер в Cell Editor - Place pins столбец Pin#.

Здравствуйте. Не подскажите? В Expedition можно изменять местоположение позиционных обозначений элементов (RefDes)? Или задать положение RefDes можно только на этапе создания компонента?


Все разобрался (Edit > Modify > Move Cell Text Options ), не зря говорят: "Утро вечера мудренее", а вчера ведь полдня потратил и никак не получалось ......

Работает, однако всё же не совсем так, как я хотел бы.
0. Устанавливаю Static Snap Point в центре одного из отверстий
1. Выделяю чертеж корпуса
2. Применяю команду Move
3. Применяю команду Use Snap
Получается вот что:
Нажмите для просмотра прикрепленного файла
Как сделать так, чтобы к Static Snap Point привязывалась нужная мне точка чертежа? как эту точку задать?

В Snap Point размещается Cell Origin (или геом. центр - завист от настроек в ED) перемещаемой ячейки. В данном примере я бы:
1. Установил Cell Origin в Drawing Cell например в центр первого пина - выберите прямоугольник первого пина и в окне Properties посмотрите координаты, согласно им и вбейте значения для Cell Origin.
2. Теперь в Package Cell можно просто вбить координаты пина 1 при размещении Drawing Cell.

Другой вариант, это установить Cell Origin в Drawing Cell так же как он расположен в Package Cell, тогда размещаем Drawing Cell в координату 0.0.

Пример. Есть на разведенной схеме резисторы R99 и R100. Требуется удалить R99=>удалили=> сделали перенумерацию (R100 стал R99)=>переупаковали=> expedition вкладка project integration добиваемся зеленого свечения четырех "светофоров". Щелкаем на новый резистор R99 (старый R100) а expedition на плате показывает старый R99 с якобы новыми связями и так со всеми последующими резисторами.

Ну так с точки зрения топологии номер R99 не был удален, у него изменились только связи.
Если бы после удаления со схемы сделали прямую аннотацию, то он бы действительно удалился.
Только потом можно заниматься переупаковкой - но не нужно.

Последовательная нумерация должна производится в изделии (плате), тогда с этой платой приятно работать как монтажникам, так и потребителям.
gost-2.702-75

3.19. Порядковые номера должны быть присвоены в соответствии с последовательностью расположения элементов или устройств на схеме сверху вниз в направлении слева направо.
При необходимости допускается изменять последовательность присвоения порядковых номеров в зависимости от размещения элементов в изделии, направления прохождения сигналов или функциональной последовательности процесса.
При внесении изменений в схему последовательность присвоения порядковых номеров может быть нарушена.

[quote name='fill' date='Mar 28 2014, 09:06' post='1245953']
Ну так с точки зрения топологии номер R99 не был удален, у него изменились только связи.
Если бы после удаления со схемы сделали прямую аннотацию, то он бы действительно удалился.

Надеялся на то что ментор проводит связи меж элементами согласно их "Id". Выкинуть элементы без последствий можно-это да, но неужели нет возможности после этого так же безболезненно сделать перенумерацию? или только перемещать из конца схемы в образовавшуюся дыру посередине?