1.В примерах Expedition_Eval. есть папка Library.В ней есть папка DatabookData c файлами sample.mdb и sample.dbc.
В описании подключают в проекте(xDx Databook) sample.dbc .
Но в Library есть свой Library.dbc. Какой всё-таки использовать ?
2.В LM если встать на папку Audio раздела Part библиотеки и ПКМ , то в меню пункт xDx Databook properties -> Поставмить в соответствие таблицу БД. Нужно это делать ? В dxDesigner-e в проекте (xDx Databook) это делается с файлом dbc.
Полная версия этой страницы: MG Expedition ликбез ...
Форум разработчиков электроники ELECTRONIX.ru > Печатные платы (PCB) > Разрабатываем ПП в САПР - PCB development > Mentor-ExpeditionPCB
Страницы: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47, 48, 49, 50, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63, 64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79, 80, 81
Цитата(mov @ Aug 31 2017, 13:34) 
1.В примерах Expedition_Eval. есть папка Library.В ней есть папка DatabookData c файлами sample.mdb и sample.dbc.
В описании подключают в проекте(xDx Databook) sample.dbc .
Но в Library есть свой Library.dbc. Какой всё-таки использовать ?
2.В LM если встать на папку Audio раздела Part библиотеки и ПКМ , то в меню пункт xDx Databook properties -> Поставмить в соответствие таблицу БД. Нужно это делать ? В dxDesigner-e в проекте (xDx Databook) это делается с файлом dbc.
В описании подключают в проекте(xDx Databook) sample.dbc .
Но в Library есть свой Library.dbc. Какой всё-таки использовать ?
2.В LM если встать на папку Audio раздела Part библиотеки и ПКМ , то в меню пункт xDx Databook properties -> Поставмить в соответствие таблицу БД. Нужно это делать ? В dxDesigner-e в проекте (xDx Databook) это делается с файлом dbc.
1. Файл dbc это конфиг. файл описывающий к какой БД и как подключаться. Если написано sample.dbc, то и надо его подключать, хотя можете подключить и другой - возможно тоже будет работать. Все зависит о того какое имя БД там указано.
Например в VX2.2 написано уже подключить SampleSQ.dbc (и именно он уже подключен к ЦБ) а в результате получите проблему, т.к в нем указано имя БД SampleSQ, а в описании конфигурирования запуска БД забыли исправить и имя осталось Sample.
Нажмите для просмотра прикрепленного файла
2. Конфиг файл .dbc подключают к ЦБ только в случае если хочется редактировать данные атрибутов в БД прямо из библиотекаря. В остальных случаях в этом нет никакой необходимости.
Вопрос по ALE.
Если библиотека символов состоит из нескольких разделов и имеются duplicate symbols в различных разделах ,то как переименовать символ только в нужном разделе ?
Если библиотека символов состоит из нескольких разделов и имеются duplicate symbols в различных разделах ,то как переименовать символ только в нужном разделе ?
Цитата(mov @ Aug 31 2017, 18:17)
Вопрос по ALE.
Если библиотека символов состоит из нескольких разделов и имеются duplicate symbols в различных разделах ,то как переименовать символ только в нужном разделе ?
Если библиотека символов состоит из нескольких разделов и имеются duplicate symbols в различных разделах ,то как переименовать символ только в нужном разделе ?
Изменение имени символа в одном разделе никак не влияет на имя символа в другом разделе.
Цитата(fill @ Aug 31 2017, 20:22)
Изменение имени символа в одном разделе никак не влияет на имя символа в другом разделе.
Проблема в том, что одинаковые имена символов в разных разделах и как задать изменение имени символа в нужном разделе с помощью ALE ?Получил Report по именам в Excel формате, из него сделал заготовку с одним изменением, указал столбцы А и В
соотвественно, но ALE не даёт активности кнопок на панели Rename Symbol и как указать ALE ,чтобы правился нужный раздел(нужный sheet Excel файла).
fill, подскажите пожалуйста: есть готовая электрическая схема с ПЛИС, хочу распутать цепи приходящие от ПЛИС к шинам ЦАП и АЦП в xDx I/O Designer перед трассировкой.
Возможен ли маршрут xDx Designer -> экспорт в xDx I/O Designer -> оптимизация, экспорт обратно xDx Designer -> xPCB и т.д. без использования HDL & XDC файлов, чисто импорт сигналов из дизайнера?
Поковырял Import в I/O, ни в какую.
Похоже, что он может импортировать путём import -> constraint manager costraints, но пишет в консоле что всё импортировано, но на деле сигналов никаких нет.
При синхронизации пишет, что всё у него Match и никаких изменений.
В чём может быть дело и как правильно делать экспорт в IOD из xDxD?
Возможен ли маршрут xDx Designer -> экспорт в xDx I/O Designer -> оптимизация, экспорт обратно xDx Designer -> xPCB и т.д. без использования HDL & XDC файлов, чисто импорт сигналов из дизайнера?
Поковырял Import в I/O, ни в какую.
Похоже, что он может импортировать путём import -> constraint manager costraints, но пишет в консоле что всё импортировано, но на деле сигналов никаких нет.
Код
# importdesign -idx -toplevel 2M-DES_r0 -mapfile 2MDES_r0 -oatfile 2M-DES_r0 -cddbfile 2M-DES_r0 -refdes DD2 -vendor xilinx -tool {vivado 2016.2} -family artix-7 -device 7a200t -package fbg484 -import_only_assignments -wizard путь/проект.prj {{} {} pcb signals_from_nets default_lib}
A pin 'A1' is connected to the electrical net 'ADC_DQd_N0' in the Constraint Manager, but has no equivalent signal in the xDX I/O Designer.
A pin 'A11' is connected to the electrical net 'GND' in the Constraint Manager, but has no equivalent signal in the xDX I/O Designer.
...
The constraints has been successfully imported.
A pin 'A1' is connected to the electrical net 'ADC_DQd_N0' in the Constraint Manager, but has no equivalent signal in the xDX I/O Designer.
A pin 'A11' is connected to the electrical net 'GND' in the Constraint Manager, but has no equivalent signal in the xDX I/O Designer.
...
The constraints has been successfully imported.
При синхронизации пишет, что всё у него Match и никаких изменений.
В чём может быть дело и как правильно делать экспорт в IOD из xDxD?
Цитата(Ezk @ Sep 7 2017, 15:22)
fill, подскажите пожалуйста: есть готовая электрическая схема с ПЛИС, хочу распутать цепи приходящие от ПЛИС к шинам ЦАП и АЦП в xDx I/O Designer перед трассировкой.
Возможен ли маршрут xDx Designer -> экспорт в xDx I/O Designer -> оптимизация, экспорт обратно xDx Designer -> xPCB и т.д. без использования HDL & XDC файлов, чисто импорт сигналов из дизайнера?
Поковырял Import в I/O, ни в какую.
Похоже, что он может импортировать путём import -> constraint manager costraints, но пишет в консоле что всё импортировано, но на деле сигналов никаких нет.
При синхронизации пишет, что всё у него Match и никаких изменений.
В чём может быть дело и как правильно делать экспорт в IOD из xDxD?
Возможен ли маршрут xDx Designer -> экспорт в xDx I/O Designer -> оптимизация, экспорт обратно xDx Designer -> xPCB и т.д. без использования HDL & XDC файлов, чисто импорт сигналов из дизайнера?
Поковырял Import в I/O, ни в какую.
Похоже, что он может импортировать путём import -> constraint manager costraints, но пишет в консоле что всё импортировано, но на деле сигналов никаких нет.
Код
# importdesign -idx -toplevel 2M-DES_r0 -mapfile 2MDES_r0 -oatfile 2M-DES_r0 -cddbfile 2M-DES_r0 -refdes DD2 -vendor xilinx -tool {vivado 2016.2} -family artix-7 -device 7a200t -package fbg484 -import_only_assignments -wizard путь/проект.prj {{} {} pcb signals_from_nets default_lib}
A pin 'A1' is connected to the electrical net 'ADC_DQd_N0' in the Constraint Manager, but has no equivalent signal in the xDX I/O Designer.
A pin 'A11' is connected to the electrical net 'GND' in the Constraint Manager, but has no equivalent signal in the xDX I/O Designer.
...
The constraints has been successfully imported.
A pin 'A1' is connected to the electrical net 'ADC_DQd_N0' in the Constraint Manager, but has no equivalent signal in the xDX I/O Designer.
A pin 'A11' is connected to the electrical net 'GND' in the Constraint Manager, but has no equivalent signal in the xDX I/O Designer.
...
The constraints has been successfully imported.
При синхронизации пишет, что всё у него Match и никаких изменений.
В чём может быть дело и как правильно делать экспорт в IOD из xDxD?
Нажмите для просмотра прикрепленного файла
Цитата(fill @ Sep 7 2017, 16:13)
Благодарю! Я жмакал основную строчку в иерархии 
Нажмите для просмотра прикрепленного файла
Можно ли создать и прописать директорию myWDIR без участия Setup-a в VX ?
Цитата(mov @ Sep 8 2017, 16:31)
Можно ли создать и прописать директорию myWDIR без участия Setup-a в VX ?
Нажмите для просмотра прикрепленного файла
Цитата(fill @ Sep 8 2017, 19:12)
Ещё раз спасибо !
Странная вещь произошла.В LM VX2.1 не открывается окно Symbol Editor.
Другие тулы без проблем. Без переустановки нет решения ?
Цитата(mov @ Sep 12 2017, 13:21)
Ещё раз спасибо !
Странная вещь произошла.В LM VX2.1 не открывается окно Symbol Editor.
Другие тулы без проблем. Без переустановки нет решения ?
Странная вещь произошла.В LM VX2.1 не открывается окно Symbol Editor.
Другие тулы без проблем. Без переустановки нет решения ?
может nse.exe пропал в c:\MentorGraphics\EEVX.2.1\SDD_HOME\nse\win64\ ?
Цитата(Frederic @ Sep 12 2017, 15:45)
может nse.exe пропал в c:\MentorGraphics\EEVX.2.1\SDD_HOME\nse\win64\ ?
nse.exe на месте.
Запуск от Admin-a - никаких изменений(может это нельзя так делать).
В VX какая утилита выступает в роли SDD Configurator-a ?
QUOTE (mov @ Sep 13 2017, 09:41)
В VX какая утилита выступает в роли SDD Configurator-a ?
C:\ProgramData\mgcSDD\win64\ReleaseSwitcher.exe инициализирует все. Есть возможность указать workdir.
Цитата(Harry @ Sep 13 2017, 10:22)
C:\ProgramData\mgcSDD\win64\ReleaseSwitcher.exe инициализирует все. Есть возможность указать workdir.
Спасибо ! Буду знать.Это вся возня из-за след. проблемы
Проблема : Symbol Editor перестал запускаться из LM почему-то.
Ребят, снова всем доброго дня!
Надеюсь на вашу помощь =)
Появилось два вопроса по expedition
1) Где поставить галочку, чтобы длина переходного отверстия учитывалась в общей длине трассы (когда выделяешь всю трассу, он показывает длину без учета отверстия)
2) Как в цесе указать skew не в мм, а в секундах? Есть столбец "Tol (mm)(ns)", но как я понял, при вводе любой цифры, она приравнивается к длине, а как дать понять ему, чтобы допуск был в секундах, нано или пико
Надеюсь на вашу помощь =)
Появилось два вопроса по expedition
1) Где поставить галочку, чтобы длина переходного отверстия учитывалась в общей длине трассы (когда выделяешь всю трассу, он показывает длину без учета отверстия)
2) Как в цесе указать skew не в мм, а в секундах? Есть столбец "Tol (mm)(ns)", но как я понял, при вводе любой цифры, она приравнивается к длине, а как дать понять ему, чтобы допуск был в секундах, нано или пико
Цитата(New85 @ Sep 13 2017, 10:55)
1) Где поставить галочку, чтобы длина переходного отверстия учитывалась в общей длине трассы (когда выделяешь всю трассу, он показывает длину без учета отверстия)
SetupParametrs/ViaDefinitions/Lengthfactor
Цитата(Frederic @ Sep 13 2017, 09:35)
SetupParametrs/ViaDefinitions/Lengthfactor
сперва так же подумал, но после замены значения на 1, ничего не менялось. Общая длина учитывается без отверстия. Стек в цесе составлен
Цитата(New85 @ Sep 13 2017, 12:02)
сперва так же подумал, но после замены значения на 1, ничего не менялось. Общая длина учитывается без отверстия. Стек в цесе составлен
все считает
проверь еще раз (только, что проверил
)
Цитата(New85 @ Sep 13 2017, 10:55)
2) Как в цесе указать skew не в мм, а в секундах? Есть столбец "Tol (mm)(ns)", но как я понял, при вводе любой цифры, она приравнивается к длине, а как дать понять ему, чтобы допуск был в секундах, нано или пико
в колонке Type измени Length на TOF
Цитата(Frederic @ Sep 13 2017, 10:34)
все считает
проверь еще раз (только, что проверил )
проверь еще раз (только, что проверил
)я думал, может еще что-то надо где-то указать.
А так, пример 2 линии, примерно одинаковой длины 3,5мм, толщина платы по цесу 1,62. То есть длина одной из трасс должна быть больше 4мм =) А он не хочет показывать
Цитата(New85 @ Sep 13 2017, 13:58)
я думал, может еще что-то надо где-то указать.
А так, пример 2 линии, примерно одинаковой длины 3,5мм, толщина платы по цесу 1,62. То есть длина одной из трасс должна быть больше 4мм =) А он не хочет показывать
А так, пример 2 линии, примерно одинаковой длины 3,5мм, толщина платы по цесу 1,62. То есть длина одной из трасс должна быть больше 4мм =) А он не хочет показывать
Нажмите для просмотра прикрепленного файла
Цитата(fill @ Sep 13 2017, 12:16)
посмотрел CES, да, все работает. Но, в самом окне редактора он не учитывает эту длину. Возможно исправить?
Цитата(New85 @ Sep 13 2017, 14:26)
посмотрел CES, да, все работает. Но, в самом окне редактора он не учитывает эту длину. Возможно исправить?
Нажмите для просмотра прикрепленного файла
Нажмите для просмотра прикрепленного файла
Цитата(fill @ Sep 13 2017, 12:41)
спасибо, буду думать, в чем проблема. на всякий случай подключил все лицензии, но в окне редактора не хочет учитывать переходное. в CES показывает правильно.
Заметил, если поставить переходное в PAD, то он его перестает учитывать =)
Цитата(New85 @ Sep 13 2017, 15:03)
спасибо, буду думать, в чем проблема. на всякий случай подключил все лицензии, но в окне редактора не хочет учитывать переходное. в CES показывает правильно.
Заметил, если поставить переходное в PAD, то он его перестает учитывать =)
Заметил, если поставить переходное в PAD, то он его перестает учитывать =)
Нажмите для просмотра прикрепленного файла
Нажмите для просмотра прикрепленного файла
Хм, тогда не знаю, завтра попробую на другой машине.
Ментор стоит 7.9.4
Ментор стоит 7.9.4
После перехода с версии 1.1 на 2.2 в варианте 32 бит перестало работать выравнивание дифференциальных линий (tuning), как в ручном, так и автоматическом режиме. Потом обнаружил, проблема в установке сетки для роутинга, если стоит 0.05 мм, то не выравнивает, если убрать - работает. Для одиночных линий работает в любом случает. Кто знает, как восстановить выравнивание для дифференциальных линий при установленной сетке?
Цитата(rloc @ Sep 14 2017, 21:05)
После перехода с версии 1.1 на 2.2 в варианте 32 бит перестало работать выравнивание дифференциальных линий (tuning), как в ручном, так и автоматическом режиме. Потом обнаружил, проблема в установке сетки для роутинга, если стоит 0.05 мм, то не выравнивает, если убрать - работает. Для одиночных линий работает в любом случает. Кто знает, как восстановить выравнивание для дифференциальных линий при установленной сетке?
работаю в 2.1 64бит поэтому ответа на твой вопрос не знаю
не понимаю зачем сетка для провдников ???
сам использую для via сетку 0.05 мм, так вроде выглядит кашерно, но для проводников сетки нет
Цитата(Frederic @ Sep 14 2017, 22:13)
твой
Мы не знакомы.
Цитата(Frederic @ Sep 14 2017, 22:13)
не понимаю зачем сетка для провдников ???
Хотя бы для того, чтобы между площадками БГА проводники шли с одинаковыми зазорами.
Цитата(Frederic @ Sep 14 2017, 22:13)
работаю в 2.1 64бит
DC тянется со времен мамонтов.
Цитата(rloc @ Sep 14 2017, 23:03)
Хотя бы для того, чтобы между площадками БГА проводники шли с одинаковыми зазорами.
Сетка в данном случае необязательна, т.к. есть команда авто выравнивания Нажмите для просмотра прикрепленного файла
Цитата(fill @ Sep 15 2017, 10:37)
есть команда авто выравнивания
Получается только вручную, на автомате не работает.
Никак не могу победить Rule Area заданную в CES.
Делаю всё стандартно, по гайдам и мануалам, но что-то не выходит. Задача тривиальная: сделать область правил для BGA.
Создаю схему в CES, меняю в ней, скажем, толщину трасс, далее импорт в топологию. Затем рисую область и BGA Fanouts ...
В итоге, он всё равно рисует трассу от шарика до переходного отверстия такой толщины, которая задана в Schemes -> Master, а должен Schemes -> Fine_Pitch_BGA_Area
Подскажите, где косяк? версия VX.2.1
Нажмите для просмотра прикрепленного файла
Нажмите для просмотра прикрепленного файла
Делаю всё стандартно, по гайдам и мануалам, но что-то не выходит. Задача тривиальная: сделать область правил для BGA.
Создаю схему в CES, меняю в ней, скажем, толщину трасс, далее импорт в топологию. Затем рисую область и BGA Fanouts ...
В итоге, он всё равно рисует трассу от шарика до переходного отверстия такой толщины, которая задана в Schemes -> Master, а должен Schemes -> Fine_Pitch_BGA_Area
Подскажите, где косяк? версия VX.2.1
Нажмите для просмотра прикрепленного файла
Нажмите для просмотра прикрепленного файла
Цитата(rloc @ Sep 15 2017, 12:55)
Получается только вручную, на автомате не работает.
Термин вручную подразумевает - взяли мышкой за трассу и ручками передвинули в середину между визуально отслеживаемыми объектами.
Термин автоматом подразумевает - нажали на кнопку и система сама выставила выбранную трассу в середину между выбранными объектами.
Цитата(Ezk @ Sep 15 2017, 15:32)
Никак не могу победить Rule Area заданную в CES.
Делаю всё стандартно, по гайдам и мануалам, но что-то не выходит. Задача тривиальная: сделать область правил для BGA.
Создаю схему в CES, меняю в ней, скажем, толщину трасс, далее импорт в топологию. Затем рисую область и BGA Fanouts ...
В итоге, он всё равно рисует трассу от шарика до переходного отверстия такой толщины, которая задана в Schemes -> Master, а должен Schemes -> Fine_Pitch_BGA_Area
Подскажите, где косяк? версия VX.2.1
Делаю всё стандартно, по гайдам и мануалам, но что-то не выходит. Задача тривиальная: сделать область правил для BGA.
Создаю схему в CES, меняю в ней, скажем, толщину трасс, далее импорт в топологию. Затем рисую область и BGA Fanouts ...
В итоге, он всё равно рисует трассу от шарика до переходного отверстия такой толщины, которая задана в Schemes -> Master, а должен Schemes -> Fine_Pitch_BGA_Area
Подскажите, где косяк? версия VX.2.1
Как вариант - в заголовке схемы одни значения, а послойно остались как в мастере.
А так, выкладывайте пример, тогда быстро станет понятно где "косяк".
Цитата(fill @ Sep 15 2017, 15:48)
Термин автоматом подразумевает - нажали на кнопку и система сама выставила выбранную трассу в середину между выбранными объектами.
Автоматом - когда один раз настроил и всегда делает с одинаковыми зазорами между двумя площадками, без лишних кликов.
Коллеги, скажите, возможно ли привязать переключение активного слоя на некую клавишу + прокрутку колёсика мыши?
Цитата(Ezk @ Sep 15 2017, 15:32)
Никак не могу победить Rule Area заданную в CES.
Делаю всё стандартно, по гайдам и мануалам, но что-то не выходит. Задача тривиальная: сделать область правил для BGA.
Создаю схему в CES, меняю в ней, скажем, толщину трасс, далее импорт в топологию. Затем рисую область и BGA Fanouts ...
В итоге, он всё равно рисует трассу от шарика до переходного отверстия такой толщины, которая задана в Schemes -> Master, а должен Schemes -> Fine_Pitch_BGA_Area
Подскажите, где косяк? версия VX.2.1
Делаю всё стандартно, по гайдам и мануалам, но что-то не выходит. Задача тривиальная: сделать область правил для BGA.
Создаю схему в CES, меняю в ней, скажем, толщину трасс, далее импорт в топологию. Затем рисую область и BGA Fanouts ...
В итоге, он всё равно рисует трассу от шарика до переходного отверстия такой толщины, которая задана в Schemes -> Master, а должен Schemes -> Fine_Pitch_BGA_Area
Подскажите, где косяк? версия VX.2.1
Не вижу проблему Нажмите для просмотра прикрепленного файла
Цитата(fill @ Sep 15 2017, 17:02)
Не вижу проблему Нажмите для просмотра прикрепленного файла
А если выделить контактные площадки(КП), создать фаноуты, то между КП и переходным отверстием трасса будет шириной, указанной в пользовательской схеме или по схеме мастера?Цитата(Ezk @ Sep 15 2017, 19:08)
А если выделить контактные площадки(КП), создать фаноуты, то между КП и переходным отверстием трасса будет шириной, указанной в пользовательской схеме или по схеме мастера?
Изменил зазоры для схемы правил - иначе переходы не поставить.
Сформировал правила фанаутов Route>Fanout_Patterns
Генерировал фанауты ПКМ>Apply_Fanouts_Pattern.
Нажмите для просмотра прикрепленного файла
Проблема только в Route > BGA Fanout & Escape - он работает по схеме мастер.
Как в Cell Editor сделать видимой сетку и задать шаг сетки и ед. измерения (mils, мм) ?
Возможно ли использовать один кусок схемы (блок) в разных платах\проектах?
Чтобы при модификации этого кусочка изменения подтягивались во все проекты, где он используется?
Чтобы при модификации этого кусочка изменения подтягивались во все проекты, где он используется?
Цитата(semen_992 @ Sep 19 2017, 14:11)
Возможно ли использовать один кусок схемы (блок) в разных платах\проектах?
Чтобы при модификации этого кусочка изменения подтягивались во все проекты, где он используется?
Чтобы при модификации этого кусочка изменения подтягивались во все проекты, где он используется?
Да, как схема так и схема+плата.
2 варианта :
Enterprise managed blocks - создается схема\плата, сохраняется как Reuse Block в ЦБ и затем используется в других проектах. Схема блока заморожена. Топологию можно изменять в ЦБ и соответственно обновлять в проектах.
Self-managed blocks - в любом проекте можно на иерархическом символе поставить признак "управляемого блока". После выполнения "публикации", схема\плата запишется в ЦБ и ее можно будет использовать в других проектах. При изменении схемы\платы в исходном проекте, происходит автоматическое обновление и в других проектах.
Цитата(mov @ Sep 19 2017, 12:25)
Как в Cell Editor сделать видимой сетку и задать шаг сетки и ед. измерения (mils, мм) ?
В Cell Property устанавливаются действующие единицы измерения для ячейки.
Шаг задается в Editior Control. Видимость в Display Control.
Загрузил ячейку в Cell Editor. В окошке Display Scheme выбрал Min Contents. В итоге пустой экран, в Display Scheme обратно ставлю но изображение не появляется.Только эта ячейка. Вернуться в норм. сост. можно ?
Цитата(mov @ Sep 20 2017, 15:47)
Загрузил ячейку в Cell Editor. В окошке Display Scheme выбрал Min Contents. В итоге пустой экран, в Display Scheme обратно ставлю но изображение не появляется.Только эта ячейка. Вернуться в норм. сост. можно ?
По умолчанию в редакторе ячеек есть только одна схема отображения.
Создайте свои схемы включив соответствующие галочки в Display Control и сохранив эти настройки с нужными именами.
Или
Войдите в редактор топологии, включите там схему All on (она есть по умолчанию во всех проектах топологии) и сохраните в системном месте (и\или лучше в вашем месте), тогда она будет доступна и для редактора ячеек. Если сохраните в вашем месте, то сможете ими пользоваться и во всех последующих релизах.
Цитата(fill @ Sep 20 2017, 12:21)
Да, как схема так и схема+плата.
2 варианта :
Enterprise managed blocks - создается схема\плата, сохраняется как Reuse Block в ЦБ и затем используется в других проектах. Схема блока заморожена. Топологию можно изменять в ЦБ и соответственно обновлять в проектах.
Self-managed blocks - в любом проекте можно на иерархическом символе поставить признак "управляемого блока". После выполнения "публикации", схема\плата запишется в ЦБ и ее можно будет использовать в других проектах. При изменении схемы\платы в исходном проекте, происходит автоматическое обновление и в других проектах.
В Cell Property устанавливаются действующие единицы измерения для ячейки.
Шаг задается в Editior Control. Видимость в Display Control.
2 варианта :
Enterprise managed blocks - создается схема\плата, сохраняется как Reuse Block в ЦБ и затем используется в других проектах. Схема блока заморожена. Топологию можно изменять в ЦБ и соответственно обновлять в проектах.
Self-managed blocks - в любом проекте можно на иерархическом символе поставить признак "управляемого блока". После выполнения "публикации", схема\плата запишется в ЦБ и ее можно будет использовать в других проектах. При изменении схемы\платы в исходном проекте, происходит автоматическое обновление и в других проектах.
В Cell Property устанавливаются действующие единицы измерения для ячейки.
Шаг задается в Editior Control. Видимость в Display Control.
Спасибо за ответ!
А какого-нибудь тренинга на эту тему, случайно, нет?
Цитата(semen_992 @ Sep 20 2017, 16:09)
Спасибо за ответ!
А какого-нибудь тренинга на эту тему, случайно, нет?
А какого-нибудь тренинга на эту тему, случайно, нет?
В документации все по шагам расписано.Нажмите для просмотра прикрепленного файла
С Reuse Block вообще все просто:
- создали проект схема-топология блока, нарисовали схему-топологию
- в LM выбрали Tools>Reuse_Block_Editor и импортировали данный проект в качестве повторно используемого
- в другом проекте разместили символ повторного блока (DataBook>CL_View>Reuse_Blocks)
- в топологии появится готовая топология этого блока
Единственная тонкость, чтобы стала активна Tools>Reuse_Block_Editor, в папке ЦБ в подпапке ReusableBlocksLP (или ReusableBlocksLO) должна быть какая-нибудь подпапка - создайте.
Цитата(fill @ Sep 21 2017, 10:50)
В документации все по шагам расписано.Нажмите для просмотра прикрепленного файла
С Reuse Block вообще все просто:
- создали проект схема-топология блока, нарисовали схему-топологию
- в LM выбрали Tools>Reuse_Block_Editor и импортировали данный проект в качестве повторно используемого
- в другом проекте разместили символ повторного блока (DataBook>CL_View>Reuse_Blocks)
- в топологии появится готовая топология этого блока
Единственная тонкость, чтобы стала активна Tools>Reuse_Block_Editor, в папке ЦБ в подпапке ReusableBlocksLP (или ReusableBlocksLO) должна быть какая-нибудь подпапка - создайте.
С Reuse Block вообще все просто:
- создали проект схема-топология блока, нарисовали схему-топологию
- в LM выбрали Tools>Reuse_Block_Editor и импортировали данный проект в качестве повторно используемого
- в другом проекте разместили символ повторного блока (DataBook>CL_View>Reuse_Blocks)
- в топологии появится готовая топология этого блока
Единственная тонкость, чтобы стала активна Tools>Reuse_Block_Editor, в папке ЦБ в подпапке ReusableBlocksLP (или ReusableBlocksLO) должна быть какая-нибудь подпапка - создайте.
Спасибо!
Еще вопрос: можно каким-то образом задать для fiducial'ов keep-out зону?
В Padstack Editor'е для них даже "Plane Clearance" задать нельзя
.
Цитата(semen_992 @ Sep 21 2017, 16:23)
Спасибо!
Еще вопрос: можно каким-то образом задать для fiducial'ов keep-out зону?
В Padstack Editor'е для них даже "Plane Clearance" задать нельзя.
Еще вопрос: можно каким-то образом задать для fiducial'ов keep-out зону?
В Padstack Editor'е для них даже "Plane Clearance" задать нельзя
.Спец. зоны запрета для реперных элементов нет.
Зазор до плейн можно сформулировать разными способами, например глобально Нажмите для просмотра прикрепленного файла или нарисовать зону правил вокруг реперного элемента, сформулировав нужный зазор.
Цитата(fill @ Sep 20 2017, 16:04)
По умолчанию в редакторе ячеек есть только одна схема отображения.
Создайте свои схемы включив соответствующие галочки в Display Control и сохранив эти настройки с нужными именами.
Или
Войдите в редактор топологии, включите там схему All on (она есть по умолчанию во всех проектах топологии) и сохраните в системном месте (и\или лучше в вашем месте), тогда она будет доступна и для редактора ячеек. Если сохраните в вашем месте, то сможете ими пользоваться и во всех последующих релизах.
Создайте свои схемы включив соответствующие галочки в Display Control и сохранив эти настройки с нужными именами.
Или
Войдите в редактор топологии, включите там схему All on (она есть по умолчанию во всех проектах топологии) и сохраните в системном месте (и\или лучше в вашем месте), тогда она будет доступна и для редактора ячеек. Если сохраните в вашем месте, то сможете ими пользоваться и во всех последующих релизах.
Спасибо !
Ещё вопрос.
Если в схеме элементы загружены из CL view и из Library, то возникают ошибки при Package.
Как быть в этом случае?
Ответ был на форуме, но не могу найти.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.