Копировать выбранный элемент (via) в массив с расстоянием по x,y (1мм,1мм) в пять рядов и колонок Нажмите для просмотра прикрепленного файла

Какая замечательная команда. вот только в хелпе в столбце KEYin указаны разные команды, а в примерах синтаксис одинаковый

А как в Cell Editor-e / Place pins всем пинам сразу падстак задать? А то очень уж муторно по одному задавать при БГА-корпусах.

Выбрать первый, затем удерживая Shift выбрать последний и задать падстек, назначится всем сразу.

Спасибо. Ну никак не догадался с шифтом еще и выбирать, а не только выделять

Так.... А теперь тоже самое, но в пин маппинге у part editor-a, там, где property и value расставляется - а именно pin type. Та же методика не канает

Надо всем пинам присвоить нормальные номера и имена в символе, а потом импортировать символ в деталь с созданием полноценного гейта,
с типом и номерами пинов. Если все верно сделать, сядет сразу все.

Так символ один, а корпусов три разных. В одном нумерация BGAшная, A1 A2 A3 B1 B2 B3, в других обычная, 1 2 3 4 5, и докучи разная. Соответственно не хочу плодить три символа, не правильно это. Один символ, три компонента, в каждом свой маппинг

И собственно, сути вопроса все это не меняет. Меня интересует, как сделать конкретное описанное мной действие. И зачем оно мне - не обсуждается.

то есть Вы хотите символ только с именами пинов, без номеров? С присвоением номеров пинам при размещении символа на схеме, а номера берутся из PDB?
вряд ли такое возможно в expedition.

Неа, символ с номерами пинов, но, разумеется для одного варианта корпуса (например CY7C68013A-56PVXC). А для остальных (например CY7C68013A-56BAXC) - оверрайдится из пин-маппинга парта. По крайней мере в пикаде такое свободно было - номера, заданные в компоненте, имели приоритет выше номеров, заданных в символе. А нахрена тогда в экспедишне пин маппинг вообще придуман, если от него толку нет, и нельзя корректно запаковать один и тот же символ в разные корпуса?

PS. Пока что, работая с экспедишеном, и зная в совершенстве пикад, прихожу к выводу, что они очень похожи, но в экспедишене нет некоторых полезных и удобных фич, которые есть в пикаде. Как я понимаю, например, refdes-ы тут не ставятся автоматом при размещении символа на схеме, что вызывает некоторые неудобства.


PPS. Проверил, нормально все работает, только через одно место. При размещении символа на схеме номера пинов отображаются те, что в символе были, а после запаковки, и рефдесы появляются, и номера пинов заменяются на те, что в пин-маппинге.

Eсли при установки Part'a на схему включена галка "Include PDB Data" все появляется сразу, по крайней мере у меня (DC2007.2, Win). Или вы про DxD?

DxD, 2007.2, rhel3

Изучайте матчасть Нажмите для просмотра прикрепленного файла

И на хрена эта матчасть, если она не дает ответа ни на один поставленный ворос?

А вопросы:
1) Как "оптом" в пин маппинге сменить пропертю сразу у пачки пинов.
2) Скорее констатация факта, чем вопрос - когда внутри символа указаны pin number-ы, то они не оверрайдятся теми, что указаны в пин маппинге, пока не запакуешь. Либо все таки галку где-то поставить?
3) Еще одна констатация - рефдесы тоже до запаковки не задаются автоматом. Куда удобнее, когда компонент получает рефдес в момент размещения его на схеме.

Пункты 2, 3 - ну просто не удобно. Точнее менее удобно, чем было в другой среде. Хрен с ним, пережить можно. А пункт 1 - открыт.

1) Вам уже сказали что типы пинов надо задавать на уровне символа и они считаются при импорте символа в PDB. Предполгается что изменение типа пинов внутри PDB происходит очень в редких случаях, поэтому глобальной операции одновременной замены внутри PDB не предусмотрено. Тип пина на символе задается чтобы можно было проводить электрические проверки на уровне схемы.

2) Вы в этом абсолютно уверены и внимательно смотрели предыдущее видео? Специально для Вас Нажмите для просмотра прикрепленного файла
3) Интерактивной функции упаковки как в DC\DV нет, возможно когда-нибудь сделают (если будут многочисленные пожелания - для "официальных страждущих" сделан спец. сайт для пожеланий Нажмите для просмотра прикрепленного файла ).

От того, что это якобы работает на видео, у меня работать не начинает
На рисунке символа - как и на видео - номера как в символе.
В списке компонентов - как и на видео - в столбце Slot/unassigned - номера как полагается по PDB
А вот после установки компонента в схему - чуда, как на видео, не происходит, и нумерация остается как в символе.
А вот после того, как сделать упаковку с галкой в "Update PDB Properties on symbol" - все становится как надо.
И я в этом уверен на 100%.

Так что и где подкрутить-то, чтобы оно в момент размещения символа на схеме брала пиннамберы из PDB, а не при паковке?



Про тип пина на символе - это FPGA, и мне надо менять типы пинов для электрической проверки. При этом переименовывать их мне не надо, обозначения типа B3_IO2 меня устраивают, так как я подключаю к ним цепи с осмысленными названиями, т.е. ни перерисовывания символа, ни ввод имен в пин маппинг в PDB не требуется. Значит это тот самый редкий случай. В общем то и по одному задам.

видимо у Вас в именах пинов маленькие (прописные) буковки. Надо заменить на строчные. У себя проверил - аналогично.

http://www.megratec.ru/forum/1/

Нет, везде символы верхнего регистра. В связи с этим даже в теме "глюк в LM" отписался - переименовывать пины в Cell-е с маленьких букв, случайно получившихся, на большие это целая история.

Сейчас специально проверил - поведение DxD не зависит от регистра символов. Ну не меняет он их у меня до паковки.

Все, разобрался - надо в part view раскрывать "плюсик" на Slot/unassigned и внаглую выбирать слот. А не просто сам part ставить. Как всегда, лишнее действие, которого могло бы и не быть. И так ведь понятно, что когда в элементе всего один Slot, то нет смысла его еще и выбирать принудительно, пакуй, не пакуй, он все равно, блин, один единственный.

Нууу, в DxD-Exp именно так и надо делать, символ универсален, распиновка - из pdb (т.е. значение атрибута пина символа "#" пусто). Пора от старинного ViewDraw-подхода отходить

Уже обсуждалось:
http://electronix.ru/forum/index.php?showt...st&p=532187

Гуру экспедишена, скажите плиз, возможна ли в DxD/Expedition разводка в разводчике без предварительного ввода соединений в схематике с передачей получившихся соединений по результатам разводки в схематик? (я так почти всегда поступаю с ПЛИСинами)
То есть как это было в пикаде - прямо в PCB делаем place connection. А потом через ECO отправляем в схематик.

Насколько я знаю, нет. Причем это основа Expedition`а - все добавления/удаления компонетов и цепей делаются через схему. Не очень понятно зачем это делать в обратной последовательности. В Exp прекрасно работает Swap pin и Swap Gate.

Чтобы не делать лишней работы. Тут получается - сначала схему рисуем, потом двести свопов в шахматном порядке, потом схему в порядок приводим. Плюс то, что я не хочу в ПЛИСине объявлять все пины с разрешенным свопом, когда какие-то из них дифпары, каки-то клоковходы, и т.д. Мне просто проще было бы в схеме задать только однозначные подключения, потом все развести, подключая по ходу дела то, что "пофигу куда", глядя на топологию и даташит, и по результатам разводки доделать эту часть схемы. Ну если нельзя проще, будем делать сложнее. Что же поделаешь. Всегда при переходе с одной среды на другую начинает не хватать фич.

Еще один важный момент - расставление блокировочных емкостей прямо в PCB с последующим импортом их в схематик. Экономит много времени.

Да и мелкие тест-платы, для которых документация не нужна, я часто вообще без схематики развожу, сразу в PCB.

вроде с годик-полтора назад анонсировали в далеких планах типа pcb-driven design, судя по анонсу это как раз то, во всяком случае я так понял, связи вводить в expedition. но видимо заглохло.
А про блокировочные конденсаторы чой-то не понял - их в схематике вставить - 5 минут на сотню, не вижу преимуществ.

Это привыкнув так работать, преимуществ не видно. А привыкнув по-другому недостаток виден сразу Если, конечно, на самом деле нельзя Place Part и Place Connection сделать сразу в PCB. На самом деле очень удобно, когда блокировка не мешается при первоначальной расстановке компонентов, а расставлять ее потом уже, сразу в плате (базируясь на рассчете общей суммарной емкости и реальной топологии плейнов), причем не двигать уже готовые, от который в глазах пестрит, а именно расставлять, ставя новые part.

Собственно наличие анонса этой фичи греет...

В Expedition`е можно сделать автоматический своп для плисины - когда он сам вам распутает эквивалентные ножки по тому, куда тянутся связи. Занимает несколько секунд. В схеме ничего редактировать будет не нужно. Делает обратную аннотацию и все готово.

Кстати, при расставлении компонентов необязательно их все сразу вываливать на поле. Можно расставлять их по одному, они все равно есть в плате, но не размещены.

Во-во, эквивалентные ножки. А у меня нету желания для каждого проекта отдельно задавать свои правила эквивалентности. Ну и более того - например дифпары - я не нашел способа указать правила эквивалентности для пар падов, и есть еще много-много нюансов этого автосвопа, из-за чего в ситуациях чуть посложнее толку от него остается мало.

Что касается аннотации - а что, при рисовании схемы не шинами, а проводами она умудряется сохранить удобочитаемость после свопов?

Удобочитаемость схемы - дело рук создающего схему После свопа номера пинов поменяются, и всего делов.

Это как??? И пин-неймы соответственно что-ли тоже в символе переставятся? Ну тогда этот своп вообще использовать нельзя, если он меняет расположение пинов в символе.

Нет, переставятся только пиннумберы. Пиннэймы останутся прежними.

Ну не меняет он расположение пинов!!! У конкретного пина меняется только один из ез его атрибутов - пиннумбер. И точка

Пин-неймы останутся на месте. Поменяются местами только номера пинов - они же эквивалентны. Я думаю - это дело привычки и косности нашего мышления. Я достаточно долго работала в PCAD. Перейдя на Exp, долго ругалась и плевалась. Но со временем пришла к выводу, что все недовольство идет в первую очередь от незнания пакета, а во вторую - привычка делать так и никак иначе. Сейчас я ни за что не вернусь на PCAD - ну не хочется мне опять двигать проводники по одному, за вершинки и т.д. Не хочу я опять сидеть и в голове держать огромное количество правил, которые я должна за пакет проверять. Много из-за чего я не хочу назад в PCAD.

Кстати, у нас в плисах задают эквивалентность только тем ножками, которые эвивалентны всегда. Для свопа диф. пар в плисах есть сейчас возможность в 2007.2 точно. Я правда не пользовалась этим - не было необходимости. Ножки, которые GCLK и прочие, просто не заданы как эквивалентные. К тому же, просто нарисовать резинки в плате не значит, что они в результате и будут разведены именно так.

Для ПЛИС нужно пользовать IOD, хотя к нему тоже привыкнуть нужно.

Я тоже так поступаю. А если не хватает ног и приходится использовать ноги двойного/тройного... назначения, ничего не попишешь, вручную на схеме меняю провода, к ним подходящие.


Не использую иод и никому не советую - абсолютно бессмысленная примочка.

По началу тоже так думал.

А я по началу думал иначе

Подскажите пожалуйста, возможно ли в Expedition'e сделать курсор в виде перекрестных линий как в PCAD'e или в окне Symbol IO_Designer'а?

Мне это не нужно, меня устраивает символ ПЛИСины один на все проекты.


Ну это же полный бред получается.
Допустим есть нога

PL5A/T с пин намбером F2
и эквивалентная ей PL6A/PROGRAMN с пин намбером G2. Таким образом просвопив идущие к ним дорожки я получаю ошибку в символе, так как PL6A/PROGRAMN вдруг становится F2. Хотя это не так и быть так не может. Не, я категорически против использовать такой своп.

Или более приземленный пример - шина данных ОЗУшки. Она имеет имена D0...D15, при этом все D эквивалентны, но это не значит, что нога D15 может менять свой номер как того пакет пожелает

У нас разработчики почему-то к этому нормально относятся. Еще ни один ничего не говорил. Я думаю, что это дело привычки. Вы же видете какая цепь на какую ногу приходит. Если ноги эквивалентны, какая разница в каком порядке они пронумерованы на схеме??

Я то, может, и вижу. Но соответствие нумерации ног на символе документации на микросхему просто должно быть, и это не обсуждается.

Я тоже Поэтому подобные ноги делаю неэквивалентными.

Тут много подходов. Первый Вам озвучили выше. Как вариант, можно не делать ноги шины эквивалентными, уповая на то, что распутывать будем там, куда эта шина приходит (на ПЛИС, например) или плюнуть на это дело, пускай пакет переназначит номера, зато работать будет комфортно. И по завершении проекта символ ОЗУ заменить на "правильный", а цепи, подходящие к пинам шины, переименовать врукопашную на основании имеющейся разводки.

Ну, ё. А если их при этом надо свопнуть? Пикад поступал правильно - рвал цепь и вешал новую. В пикаде, кстати, была такая очень полезная фича, что можно свопнуть даже то, что не помечено, как эквивалентное, но с лишними вопросами и подтверждениями.

Во-во... Так по ходу дела и придется.

Что, никто ничего не знает по этому вопросу, или просто я задал в неудачное время и он затерялся в бурной дискуссии по FPGA?

Подскажите пожалуйста, как для блокировочных конденсаторов, которые должны быть расположены вблизи определенного компонента, правильно насторить Cluster в DxD и что нужно указать в CES?

Можно включить только для режима перемещения компонентов - Display_Control>General>Full_cursor-Move_Part



Создавайте в CES правила последовательности соединений для цепей, а в них пары пинов (pin_pair) , где и указывайте что расстояние от пина ИМС до пина конденсатора\резистора\... не больше указанного. При нарушении увидите Нажмите для просмотра прикрепленного файла




Создаем в PDB вентили и переставляем Нажмите для просмотра прикрепленного файла
Кстати данном случае файл PDB получен из IOD, но вы можете повторить такое же ручками

Спасибо конечно, но это капля в море

Еще вопрос: Есть swap pins, swap gates и swap diif pairs. В чем смысл функции swap diif pairs? Я немного поэкспериментировал и не добился ничего кроме понятия что дифпары свопируются этой функцие только если находятся на свопируемых гейтах, тогда какой смысл, ведь можно с тем же успехом использовать swap gates? Или в дальнейшем планируется расширение этой функции?
Вот если бы так могли свопироваться дифпары на свопируемых пинах (а не гейтах)...

Идея в том что если вы имеете много эквивалентных вентилей, но только несколько из них объявлены диф. парами, то при перестановке swap diff pairs будут отображаться\переставлятся только объявленные, а остальные вентили будут эквиваленты\переставляемы только в режиме swap gates.

Понятно, спасибо. ИМХО, не очень полезная функция. Как я и говорил - лучше бы могли свопироваться дифпары на свопируемых пинах. Технически не вижу препятствий для реализации такой функции, на практике же было бы намного удобнее. Сейчас приходится создавать несколько компонентов одной и той же FPGA с различными конфигурациями свопирования, а так можно было бы задать почти все пины свопируемыми (без гейтов), а потом свопировать объявленные дифпары...

Вроде бы всё логично. Однако, не представляю себе проект содержащий элемент, с большим колличеством столь мелких гейтов. Ведь каждый гейт при этом должен содержать полный набор атрибутов (питания, part_number, и пр.) и у всех гейтов эта информация не должна быть противоречивой. Часть этой информации необходимо задавать на этапе создания принципиальной схемы, например, питание отдельных банок. т.е. DxDatabook здесь не поможет. При этом для каждого проекта всё равно придётся создавать свою разбивку на гейты в зависимости от особенностей использования ног в каждом конкретном случае. Не проще ли вообще забыть о всех эквивалентностях, а необходимые изменения проводить через схему с прямой анотацией в PCB. И не будет тогда на схеме противоречия номеров и имён выводов о котором уже справедливо говорили выше.
Интересно кто-либо всё таки использует разбиение элемента на столь мелкие гейты? В своих проектах разбиение мельче чем на банки (для FPGA) никогда не использовал.

Не путайте разбиение на Символы в схеме и Gate в PDB. Символ не обязательно равен Gate.
Можно сделать один символ содержащий все пины FPGA, но при этом в PDB разбить их на Gates.
Например Символ 200 пинов. В PDB один Gate на два пина но 100 раз (slots). Таким образом все пины становятся переставляемыми парами.

Совершенно тупой вопрос. Как мне определить отверстие для микровиа - конус с входным диаметром 6 mil, выходным 5 mil при глубине 3 mil ?

Добрый день!
Столкнулся с такой проблемой: при генерации плейна были сгенерированы Tie Leg. При чем так хитро: удалить нельзя, и генерируются на тех слоях где они не должны быть (на плейн слоях). Причем в самом экспедишене их не видно, зато на гербере они есть во всей своей красе! Кто сталкивался и как это победить (версия 2007.2, последнее обновление)