От ВЧ системы поступает частота, которая со скоростью 8kHz/1ms увеличивается от 500kHz до 6MHz, фаза - гладкая функция (без скачков)
1. На входе стоит эллиптический BPF 500kHz - 6MHz (5-го порядка)
2. Далее через ВЧ трансформатор отфильтрованная частота подается на уcилитель G=+10 (AD8067 с G=+10 не искажает в полосе),
3. Далее детектор нуля (ADCMP604)
На выходе компаратора - меандр, который хотелось бы умножить раз в 30 для тактирования АЦП.
Я нашел CS2300-03, который умножает в 4 раза
После него можно поставить CS2300-01 для умножения в 8 раз
В итоге частота должна умножится в 32 раза.
У меня есть вопрос к стабильности работы такого решения - будет ли работать вообще ?
В идеальном случае, когда duty cycle 50% или когда на входе может быть duty cycle 30-70% (после детектора нуля)
PS
в мануале на CS2300-OTP сказано
The following outlines which conditions cause the PLL to go unlocked:
• Discontinuities on the Frequency Reference Clock, CLK_IN.
• Gradual changes in CLK_IN frequency great
er than ±30% from the starting frequency.
• Step changes in CLK_IN frequency