Добрый день.

Есть АЦП (временная диаграмма в файле) Частота дискретизации 20 МГц.
Выход DV используется для тактирования ПЛИС (Cyclone IV).
Параметры t1 = 3.2 nc, t2 = 8.5 nc.

Сигнал DV подаю на pll, где делаю две частоты clk_20 (инверсная для DV) и clk_80 (умноженная в 4 раза DV).

Конгстреймы:
create_clock -name {SMA_CLKIN} -period 50.000 -waveform { 0.000 25.000 } [get_ports {SMA_CLKIN}]

create_generated_clock -name {clk_20} -source [get_ports {SMA_CLKIN}] -phase 180.000 -master_clock {SMA_CLKIN} [get_pins {p|altpll_component|auto_generated|pll1|clk[1]}]
create_generated_clock -name {clk_80} -source [get_ports {SMA_CLKIN}] -multiply_by 4 -master_clock {SMA_CLKIN} [get_pins {p|altpll_component|auto_generated|pll1|clk[0]}]

derive_clock_uncertainty

set_input_delay -add_delay -max -clock [get_clocks {clk_20}] 8.500 [get_ports {data_ADC[*]}]
set_input_delay -add_delay -min -clock [get_clocks {clk_20}] 3.200 [get_ports {data_ADC[*]}]

set_clock_groups -exclusive -group {clk_20}
set_clock_groups -exclusive -group {clk_80}

Обработка данных от АЦП идёт в двух модулях по положительному фронту клока clk_20
и кроме того данные сохраняются в двухпортовой ОЗУ:

ram_dual_port R1(
.data({{4'b0},data_ADC}),
.rdaddress(adRAMr),
.rdclock(clk_80),
.rden(1'b1),
.wraddress(adRAMw),
.wrclock(clk_20),
.wren(1'b1),
.q(wq_x));

Подскажите, пожалуйста, правильно ли составлены конгсреймы?

Спасибо.