Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Прошивка FLASH xcf04s (Spartan 3e)
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
aBoomest
Доброго дня.
Возник вопрос. Работаю с Spartan 3E starter Kit.
Есть ли какие-то нюансы в процессе прошивки флешки xcf04s ? (usb-jtag)
Делаю все по пунктам, как в описании (Chapter 4, FPGA Configuration options).
На всех этапах пишет что "все удачно" (создание файла, конфигурирование, сама процесс прошивки).
При этом после окончания, нажимаю кнопку PROG - все глухо.
Сообщения консоли
CODE
Boundary-scan chain validated successfully.
'2': Erasing device...
'2': Erasure completed successfully.
'2': Programming device...
done.
'2': Putting device in ISP mode...done.
'2': Putting device in ISP mode...done.
'2': Verifying device...done.
'2': Verification completed successfully.
'2': Calculated checksum matches expected checksum, 003a84af0
'2': Putting device in ISP mode...done.
'2': Putting device in ISP mode...done.
'2': Setting user-programmable bits...
done.
'2': Putting device in ISP mode...done.
'2': Starting FPGA Load with Prom Data...INFO:iMPACT:563 - '2':Please ensure proper connections as specified by the data book ...
'2': Programming completed successfully.
'2': Programming completed successfully.
PROGRESS_END - End Operation.

PS: Джамперы J30 все установлены. Может тут что-то не так делаю.
aBoomest
Устанавливаю (согласно мануалу) CCLK = 25MHz. Может с этим что-то не так?
XVR
Сама прошивка работает (если ее через JTAG загрузить)?
Когда файл образа памяти генерировали не забыли поставить в опциях тактирование от внутреннего клока?
aBoomest
Если загружать просто в FPGA (через JTAG используя USB интерфейс), то все работает нормально.
Цитата
Когда файл образа памяти генерировали не забыли поставить в опциях тактирование от внутреннего клока?

Не могу точно ответить пока на данный вопрос. В мануале написано установить тактовую частоту CCLK = 25MHz (Configuration Rate). Это было сделано.
А где настраивается "... тактирование от внутреннего клока ..."?
XVR
У меня сейчас под рукой нет iMPACT'а, но эта опция называется как то так - Startup Clock : CCLK
Вот выдержка из UG по флэшке -
Цитата
Before converting an FPGA bitstream to a PROM file format, the designer must verify that the bitstream was generated with the proper start-up clock. The bitgen -g StartupClk:Cclk option ensures proper FPGA configuration and functionality by synchronizing the start-up sequence to the FPGA configuration clock (CCLK)

aBoomest
Да. Это было сделано.

PS: Знаю что некоторые FLASH для FPGA загружаются через FPGA. Т.е. сперва в FPGA загружается спец программа (от разработчика). А затем уже через FPGA записывается программа во FLASH. Но вроде как согласно мануалу тут такого нет.

PSPS:
На форуме http://forums.xilinx.com/t5/Spartan-Family...blem/td-p/11292 есть аналогичная проблема. Человек пишет (вроде как) о заводском браке.

Решение: http://forums.xilinx.com/t5/Spartan-Family.../m-p/11477#M961
Цитата
Problem solved!
Your hint regarding the external clock was very helpful. There is a jumper to enable/disable the external clock - normally left open. In these two units there are very small bridges between two pins that disabled the clock. The manufacturer of the pcb deliverd poor quality. One was only visible by microsope. Now, with clock, the copying is working fine!

Что за джампер и где искать эти возможные "некачественности". Какие ножки, каких микросхемм, дорожки.... К сожалению микроскопа нет. Максимум что есть - лупа 8х с подсветкой.

Все написанное написано уже от безысходности. Возможно проблема и не в этом, но хочется исключить все возможные неправильности.
Artemius_tv
Может забыли в "Setup programming properties..." поставить галку "Load FPGA". В этом случае флешка успешно прошивается, но FPGA не грузит. Я недавно разбирался и на это напоролся.

Цитата(aBoomest @ May 26 2015, 16:02) *
PS: Знаю что некоторые FLASH для FPGA загружаются через FPGA. Т.е. сперва в FPGA загружается спец программа (от разработчика). А затем уже через FPGA записывается программа во FLASH. Но вроде как согласно мануалу тут такого нет.

Это для SPI-ных флешек нужно, xcf04s шьется напрямую через JTAG.
egorman44
А на пинах M[2:0], какой режим конфигурации у Вас выбран ? Я так полагаю они должны задаваться на плате какими-то джамперами .
aBoomest
Цитата(Artemius_tv @ May 27 2015, 09:12) *
Может забыли в "Setup programming properties..." поставить галку "Load FPGA". В этом случае флешка успешно прошивается, но FPGA не грузит. Я недавно разбирался и на это напоролся.
Это для SPI-ных флешек нужно, xcf04s шьется напрямую через JTAG.
Галка Load FPGA была установлена.
Строка окна консоли (см. первый пост)
'2': Starting FPGA Load with Prom Data...INFO:iMPACT:563 - '2':Please ensure proper connections as specified by the data book ...
появляется как раз при попытке конфигурирования FPGA после прошивки.
Если галку не ставить, то попытки конфигурирования сразу после прошивки не будет, след-но данной строки в консоли так же не будет. И в этом случае согласно логу консоли вообще все замечательно. Однако по нажатию кнопки PROG конфигурирования FPGA не происходит. Как и в случае установки галки Load FPGA.

Цитата(egorman44 @ May 27 2015, 09:54) *
А на пинах M[2:0], какой режим конфигурации у Вас выбран ? Я так полагаю они должны задаваться на плате какими-то джамперами .

Выбран режим "Master Serial" M2:M1:M0 = [0:0:0]

//----------------------------
Может у меня с настройками что не так. Например настройки проекта, параметр Speed. Встречал разные проекты (именно для спартана 3е), где-то стоит -5, гдето -4. Что значит, на что влияет?
Может кто-нить выложит свой какой-нить проектик, который успешно прошивался в Platform Flash и FPGA при этом успешно конфигурировалась?
Inanity
Цитата(aBoomest @ Jun 3 2015, 16:14) *
//----------------------------
Может у меня с настройками что не так. Например настройки проекта, параметр Speed. Встречал разные проекты (именно для спартана 3е), где-то стоит -5, гдето -4. Что значит, на что влияет?
Может кто-нить выложит свой какой-нить проектик, который успешно прошивался в Platform Flash и FPGA при этом успешно конфигурировалась?


Это speed grade - скоростной показатель ПЛИС.
>> Each speed grade increment is ~15% faster than the one before it. So a -5 is 10% faster than a -4 speed grade.

Я не уверен, но выдвину следующее предположение. При загрузке ПЛИС внутри себя проверяет контрольные суммы загруженного bitstream. Я не помню точно, но если в bitstream-е присутствует информация о speed grade, то очевидно, что при некорректном значении ПЛИС отвергает конфигурацию. Попробуйте прошить флешку с настройками speed grade под ваш кристалл. Стоит вообще осциллографом посмотреть на линии данных флешки. Пытаются ли вообще что-нть из неё прочитать?
Bad0512
Цитата(Inanity @ Jun 3 2015, 23:54) *
Я не помню точно, но если в bitstream-е присутствует информация о speed grade, то очевидно, что при некорректном значении ПЛИС отвергает конфигурацию. Попробуйте прошить флешку с настройками speed grade под ваш кристалл. Стоит вообще осциллографом посмотреть на линии данных флешки. Пытаются ли вообще что-нть из неё прочитать?

Бред сивой кобылы.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.