Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: DDR2 SDRAM Controller
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
_Anatoliy
Всем доброго дня!
Quartus 15.0 , Cyclone V
1). Пробую откомпилировать example design для корки DDR2 SDRAM Controller with UniPHI , вылезло примерно 730 однотипных ошибок.
Код
Error (174068): Output buffer atom "mem_ddr2_example_if0:if0|mem_ddr2_example_if0_p0:p0|mem_ddr2_example_if0_p0_memphy:umemphy|mem_ddr2_example_if0_p0_new_io_pads:uio_pads|mem_ddr2_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_cyclonev:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination

Что с этим делать, ведь эти сигналы внутри корки? Просмотрел что то в настройках?

2). В описании порта корки присутствует интерфейс afi, я понял так что это для обращения к корке. Но зачем там присутствуют сигналы ras,cas и другие сигналы внешней памяти?
EugeneS
QUOTE (_Anatoliy @ Aug 18 2015, 11:30) *
Всем доброго дня!
Quartus 15.0 , Cyclone V
1). Пробую откомпилировать example design для корки DDR2 SDRAM Controller with UniPHI , вылезло примерно 730 однотипных ошибок.
CODE
Error (174068): Output buffer atom "mem_ddr2_example_if0:if0|mem_ddr2_example_if0_p0:p0|mem_ddr2_example_if0_p0_memphy:umemphy|mem_ddr2_example_if0_p0_new_io_pads:uio_pads|mem_ddr2_example_if0_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_cyclonev:altdq_dqs2_inst|obuf_os_bar_0" has port "PARALLELTERMINATIONCONTROL[13]" connected, but does not use calibrated on-chip termination

Что с этим делать, ведь эти сигналы внутри корки? Просмотрел что то в настройках?

2). В описании порта корки присутствует интерфейс afi, я понял так что это для обращения к корке. Но зачем там присутствуют сигналы ras,cas и другие сигналы внешней памяти?


*_pin_assignments.tcl не забыл запустить?
_Anatoliy
Цитата(EugeneS @ Aug 18 2015, 13:14) *
*_pin_assignments.tcl не забыл запустить?

Конечно забыл, emi довольно объёмный документ. Спасибо за подсказку. А по второму вопросу не знаете? Мне нужна только физика,поэтому установил флажок Generate PHY only. При снятом флажке шина авалон, и сигналов внешней памяти в этой шине нет. Вроде при снятом флажке получше будет.
doom13
Цитата(EugeneS @ Aug 18 2015, 13:14) *
*_pin_assignments.tcl не забыл запустить?

Цитата(_Anatoliy @ Aug 18 2015, 14:45) *
Конечно забыл, emi довольно объёмный документ.

Можно тут подробнее пояснить, похожие ошибки сыпятся.
Спасибо.
_Anatoliy
Цитата(doom13 @ Nov 29 2016, 11:25) *
Можно тут подробнее пояснить, похожие ошибки сыпятся.
Спасибо.

После генерации корки нужно для правильного назначения пинов SDRAM запустить соответствующий скрипт(Tools/Tcl scripts...). Кстати,
у меня проект так и не запустился, пока отложил. Вы тоже с нуля собираете?
doom13
Цитата(_Anatoliy @ Nov 29 2016, 12:44) *
После генерации корки нужно для правильного назначения пинов SDRAM запустить соответствующий скрипт(Tools/Tcl scripts...). Кстати,
у меня проект так и не запустился, пока отложил. Вы тоже с нуля собираете?

Спасибо. Да, под нашу плату, которая пока ещё в проекте.
_Anatoliy
Цитата(doom13 @ Nov 29 2016, 13:18) *
Спасибо. Да, под нашу плату, которая пока ещё в проекте.

Ясно. Я смогу продолжить эту тему только через месяц-два. Если у Вас раньше получится дадите знать?
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.