Здравствуйте, коллеги!

При разработке СВЧ микросхемы на кремнии возник вопрос о так называемом антенна-эффекте или plasma induced gate oxide damage, т.е. нельзя оставлять большой полигон прикрепленным к затворам транзистора, т.к. существует вероятность его повреждения. Существует два способа его решения - делать переход вверх на более верхний уровень металлизации, а потом назад, или использовать специальный диод. Разводка на чипе сделана преимущественно в самом верхнем слое, так как меньше потери на СВЧ, также в верхнем слое сделаны контактные площадки, которые тоже вносят вклад в этот эффект. DRC ругается на это дело. Собственно вопрос - так ли критичен этот эффект на СВЧ? Насколько он может повлиять - например, отношение площади металла к площади затворов 1000 - одна вероятность, 10000 - намного больше, или нарушение DRC приведет к 100% браку? Если ставить диоды, то появляется вопрос - какой величины его делать (стандартный диод размером 0.78*078 нм, а в том месте планируется сигнал около 15 дБм)?

В общем, после А3В5 интегральных схем как-то больно все запутано...

С ошибками DRC по антеннам ни один ФАБ к изготовлению микросхему не примет. С точки зрения пробоя диэлектрика - да, процесс вероятностный, однако чем Вам лично будет хороша микросхема с выгоревшим каскадом ? И как Вам ФАБ будет гарантировать йилд ? По опыту многие ошибки по DRC обсуждаемы в том, или ином виде, однако антенные ошибки считаются одними из наиболее критических.

Однако с антеннами не все так плохо. Если гейты одних транзисторов когда-то подключаются к диффузиям других, то этого уже в большинстве случаев достаточно. В Вашем случае я бы посоветовал в местах, где DRC ругается на площади попытаться сделать минимальную дублирующую разводку на более нижних слоях. Речь не идет о сколь-нибудь значащих токах. Важно чтобы между гейтом и любой диффузией достаточного размера был контакт.