Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: мультипортовая DDR2 spartan6
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Algor
Подскажите пожалуйста как лучше реализовать мультипортовую DDR2 c AXI шиной и нативным интерфейсом для spartan6. AXI шина используется микроблейзом и само MIG ядро наверно тоже придется создавать в Xilinx Platform Studio(микроблейз с бутлоадером и исполняемый файл загружается в ддрку). Пока я сделал в микроблейзе еще одну axi шину к которой подключаются свободные axi порты MIG ядра и туда же подключается кастомное самописное ядро, которое выступает в роли axi мастера. Нет ли более простого способа? И может кто-нибудь объяснить/поделиться нормальным туториалом как писать axi мастер?
Golikov A.
А чем вам микроблайз то как мастер не подходит?
Надо сделать IP контроллер памяти для микроблайза, и повесить его на кешируемую шину микроблайза и всех делов, вы что-то мудрите. На кешируемую потому что так быстрее работает, но можно и на обычную. Память просто войдет в адресное пространство, общее, со своими адресами
count_enable
Цитата(Algor @ Sep 22 2015, 09:37) *
Нет ли более простого способа? И может кто-нибудь объяснить/поделиться нормальным туториалом как писать axi мастер?

http://electronix.ru/forum/index.php?showt...=118251&hl=

"Просите, и дано будет вам, ищите и найдёте."
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.