Для всех, кому интересно.

Собираемся проводить двухдневный семинар с 30 ноября 2015 г.
Первый день: Проектирование печатных плат с DDR-памятью.
Второй день: Моделирование электронных схем в PSPICE.

2 дня в С.Петербурге (30 ноября и 1 декабря),
2 дня в Москве (2 декабря и 3 декабря).

Будут приглашены зарубежные специалисты по целостности сигналов, питаний
и цифро-аналоговому моделированию.
Пожалуйста, присылайте ваши пожелания по раскрытию тем
на адрес
akulin@pcbtech.ru

Александр Акулин

PS. Заявки на участие тоже можно присылать, но мы пока не определились ни с залами, ни со стоимостью,
так что пока предварительно.

Первый день: Проектирование печатных плат с DDR-памятью. - C ориентацией на Cadence Allegro?

Лично мне, было бы интерсно послушать про разводку пямяти ddr3 ddr4 применительно к среде cadence-allegro. Какие допуски на дифф.пары, на размеры между проводников и самих проводников использовать, как и где лучше размещать терминацию. особенно было бы акктуально услышать это все на примере допустим 4 или 6 чипов памяти. как например законстрейнить разводку деревом с равными ветвями, т.е. когда правила трассировки действуют как для ddr2, при этом чипы стоят ddr3. Еще было бы неплохо услышать кто и как впринципе задает констрейны на шину памяти при нескольких чипах, может есть способ как-то экономить время при разводке памяти, а я о нем не знаю? плюс возможно рассказали бы про выравнивание временных и фазовых задержек, опять же, может есть способы делать это быстро и просто, а я о них не знаю... ну и в целом было б полезно послушать про разводку памяти в Аллегре. это ИМХО.
плюс услышать так сказать процесс перехода с ddr3 на ddr4, что изменилось, что надо учитывать, на что можно забить и тп.

Думаю, что попробуем показать, как это делается в Альтиуме и как в Cadence Allegro.
Если есть какие-то пожелания на этот счет - напишите, пожалуйста.




Спасибо за комментарий, обязательно учтем, и большую часть из перечисленного, конечно, затронем.

А что по поводу моделирования PSPICE? Это вообще актуально?

как по мне, так более чем достаточно работы в LTSpice и Tina-TI, как правило это какие либо ОУ либо источники питания. Это относительно нужная вещь просто для проверки тех или иных идей. Как семинар - не знаю, наверно не очень. но это ИМХО.

Не уверен, но тогда может выйдет 16 версия. А там опять новшества в этом плане

Насколько я знаю, LTSpice заточен под микросхемы фирмы Linear Technology
и очень плохо работает, или вообще не работает, с моделями микросхем и активных компонентов других производителей.
А это очень сильно сокращает область применения и полезность LTSpice.

А PSPICE, насколько я понимаю, де-факто является стандартом аналогового и аналого-цифрового моделирования.
Поэтому мы и хотим показать новые возможности этого продукта,
которые могут быть крайне полезны разработчикам.
Это и анализ перегрева, и поиск экстремумов в параметрах схемы,
и качание параметров компонентов и окружающей среды (sweep),
и такая крутая вещь, как Оптимизатор номиналов.

Ну и вообще - часто бывает, что сделали аналоговую схему, она более-менее работает,
но иногда не работает.
Закупили компоненты не там - перестала работать или работает неустойчиво.
Изменилась температура окружающей среды - начались сбои...

PSPICE новой версии реально позволяет эти проблемы обнаружить и устранить
еще на уровне разработки схемотехники...
Я не прав?

Не то, что не прав, но не совсем... LT-Spice это как и все остальное только движок. Правильность моделирования зависит от моделей и не зависит от производителей этих моделей. У нас моделируется все, что удается достать от производителей и уже проверено, что LT-Spice дает весьма точные результаты. По крайней мере моделирование в нем при подборе мосфетов позволило найти модель, с которой устройство потом прошло тесты ЭМС. Изначально не проходило, а подбор "вживую" занял бы много больше времени.

Согласен, LT-Spice очень популярен среди разработчиков - и за счет бесплатности, и за счет заточенности на компоненты LT через свои хитрые "не-спайс" - модели. Он, собственно, и создан для "продвижения продаж" компонентов LT, я так понимаю.
Но как обобщенный движок под любые задачи моделирования, не основанные исключительно на компонентах LT, этот движок не дает таких возможностей, какие дают функции PSPICE Advanced Simulation.
Мы об этом и хотим рассказать.
Вопрос - на каких примерах лучше это сделать.
Например - мощные DC-DC конверторы на печатной плате для питания ПЛИС и/или процессоров?
Или есть другие предложения?

Тут не знаю, насколько он заточен под "не-спайс" модели от LT, потому как у нас ни одного компонента от них не применяется.
Обычное моделирование у него вполне на высоте, хотя интерфейс оставляет желать лучшего, да...
Насчет продвинутости ничего не скажу, но вопрос как многим людям это нужно. Мой коллега рядом сидящий, который упомянутое моделирование и делал, как-то обошелся без Advanced Features, только голыми возможностями LTSpice. С другой стороны это не отменяет того, что кому-то это может быть и нужно.

А что там уже моделировать-то в готовом DCDC? о_О Конфигурацию ПП под этот DCDC никакой Spice не рассчитает, а остальное у него "на борту".

ИМХО это плохой пример, т.к. честно сказать я еще не видел плат с плисами/процами, где народ изобретал бы DC-DC конверторы, просто стоимость сама по себе таких плат (теже кинтексы-виртексы или кейстоуны от ТИ и пр.) кому реально может понадобиться например 10-20А по питанию ядра, а то и больше, там ставят тупо не выпендриваясь готовые модули, например серия PTH от TI, просто потому что может быть и переплатив чутка за модуль разработчик не "парится" с его работоспособностью, т.к. отлавливать глюки питания на таких платах очень уж накладно да и ни к чему, там и так глюхов хватит на цифре.
делать относительно маломощные DC-DC типа 3,3В 3А условно, и примерно прикинуть как поведут себя компоненты - можно в том же ЛТспайсе.

Просто немного странно изучать в общем-то высокоскоростные интерфейсы, и при этом что то моделировать в ПИспайсе, мне кажется это очень уж разные задачи. Я хочу сказать, что люди, которые водят плисы-процы, как правило не заморачиваются со всякой россыпухой, которая успешно моделится в спайсах, в тоже время люди, которые занимаются моделированием - скорее всего не связаны в быстрой цифрой.

т.е. спайс-модели это ближе к микроконтроллелам и малым сигналам, силовым машинам и тп, а процы-плисы-память-скоростные АЦП-ЦАПы и прочее из этой кухни - это как бы своя категория, где уже важны свои фишки типа согласований и прочего, на что спайс-модели вроде бы и не акцентируют внимание.
как-то так.

и да, мой опыт так же показывает, что ЛТспайс очень уж близко к реалиям показывает результаты, что в общем удивляет иногда )

Не прав. Уровень полезности спайсов определяется качеством и точностью модели. Дефект или брак компонентов в моделях не учитывается. Кроме того, на моделях вендоры, как правило, отдыхают. Полезность симуляторов проявляется в более простых вещах, например, расчете пассивных фильтров. Но там существуют специализированные и более продвинутые инструменты.



Скорее к ОУ и дискретнымн компонентам, тем более, если речь идет о малых сигналах.

У Linear Technology подход таков, что их [относительно новые - где-то года с 2008-го] модели на других симуляторах, кроме своего LTSpice, не идут - есть в них чисто LT'шные вещи. Но сам симулятор вполне "ест" стандартные Spice модели, и, как уже верно заметили, достоверность результатов в первую очередь определяется адекватностью моделей. Сам движок LTSpice весьма неплох и справляется с ситуациями, на которых некоторые другие симуляторы сдаются (например, на сходимости).

У нас, честно говоря, многие заказчики, которые используют Xilinx и Altera, делают DC-DC на плате, свой на каждый номинал напряжения, собирают из дискретных компонентов, а не используют готовые.
Кто-то, конечно, и готовые интегрированные модули ставит, но таких меньше.




LTSpice неплох для приблизительной прикидки, но насколько я понимаю, не берет зашифрованные модели от других производителей.
Берет только стандартные открытые модели PSPICE, и то не факт, что со всеми нюансами и параметрическими зависимостями.




Я не говорю о дефектах или браке компонентов. Есть отклонения в пределах допуска.
Например, отклонение от номинала на 20% в плюс, и на 20% в минус.
Как поведет себя аналоговая схема, если сложится так, что все компоненты разойдутся от номиналов,
в пределах допуска, но в какой-то неблагоприятной комбинации?

Вот Advanced PSPICE может все эти комбинации протестировать и максимальные отклонения от требуемых кривых показать.
Более того - можно провести автоматическую оптимизацию схемы по номиналам, для получения нужных кривых (сигналов).
Вопрос - в каких приложениях это нужно нашим разработчикам?

Ну вот смотрите, например питание проца типа типа давинчи или и.мх6 это как правило парочка питаний ядра с токами по амперу, плюс питание памяти, обять же токи до 2А на пару чипов, плюс всевозможный обвес типа физики гигабитной и тп - получается 4-6 номиналов напряжений - можно поставить либо интегральное решение типа все в одном, либо на отдельные источники на каждое питание - все это хорохо, но скорее всего разработчик просто возмет посмотрит на эвалку или ДШ на конкретный чип и возьмет с него всё, вплоть до парт-номеров ключей индуктивностей и тп, т.е. максимально повторит схему. и таки она будет работать.

это я к тому, что моделирование дц-дц конверторов примернительно к платам с процами и быстрой цифрой - это менее востребовано. вот позирить например помехи от таких источников, ЭМП - это было бы интересно, дабы знать, где чего стоит ставить, а где нет - но это уже совсем другой софт.

pspice в большей степени интересем ближе к аналоговой схемотехнике, там, где действительно вариации параметров компонентов могут существенно влиять на работу схемы, и моделирование таких схем - это то, с чего впринципе следует начинать разработку. но аналоговая схемотехника очень уж далека от быстрой цифры. т.е. я хочу сказать что устраивая семинар по ДДР памяти - вы увидите наверняка много сильных схемотехников-разводчиков цифры, а устраивая семинар по пспайсу придут наверняка уже совсем другие люди.

имхо зарабатывая деньги на быстрой цифре глупо лезть в аналоговую схемотехнику и наоборот, больно уж разная магия и там и там.

Ага, спасибо за мнение!
Мы потому и разносим DDR и моделирование PSPICE на два разных дня, и понимаем, что придут разные люди.
Если придут разные, но от одной фирмы - получат скидку за 2 дня, конечно.

Но я пока не вижу в обсуждении никого, кто реально аналоговой техникой занимается. Может, они в других ветках форума?
Или вообще у нас народ не очень умеет и не очень пользуется инструментами моделирования?

Итак, пока вырисовывается вот такая программа на первый день, и ниже программа на второй день.
Прошу всех заинтересованных прокомментировать, и желательно привлечь ваших схемотехников,
мы готовы выслушать пожелания, есть еще месяц впереди.

30 ноября, понедельник, С.-Петербург
3 ноября, четверг, Москва

Семинар для разработчиков скоростных печатных плат с DDR и схемотехников.
Проектирование и моделирование печатных плат с DDR-памятью

Докладчики:
Srdjan Djordjevic, Cadence Design Systems
John Phillips, Cadence Design Sytems
Александр Акулин, PCB technology

1 Методология проектирования плат с ПЛИС и DDR2 / DDR3 / DDR4
1.1 Рекомендации по параметрам и конструкциям печатных плат с BGA-корпусами ПЛИС и DDR. Параметры HDI-плат. Размеры площадок и отверстий.
1.2 Нюансы трассировки DDR. Как повысить реализуемость и скорость трассировки проектов?
1.3 Фанаут. Микроотверстия. Свободные выводы BGA. Фильтрующие конденсаторы.
1.4 Обзор интерфейсов DDR2 / DDR3 / DDR4. Группы сигналов. Варианты топологий.
1.5 Техники размещения, фанаута и предварительной трассировки.
1.6 Электрические ограничения DDR. Правила трассировки DDR, задание ограничений.
1.7 Правила DDR в САПР P-CAD, Altium, Cadence.
1.8 Что такое матч-группа. Зачем нужно выравнивать длины цепей. Топология Fly-By.
1.9 Импеданс и структура слоев платы. Примеры типовых структур.
1.10 Настройки проекта и генерация комплексных цепей в САПР.
1.11 Автоматическая генерация электрических правил в проекте САПР. Наборы правил.
1.12 Контроль задержек по оси Z. Контроль задержек внутри микросхем.

2 Моделирование плат с ПЛИС и интерфейсами DDR2/3/4.
2.1 Взаимосвязь целостности сигналов и питаний на высокоскоростных печатных платах.
2.2 Анализ системы питаний в частотной области. Корректировка полигонов для устранения резонансов.
2.3 Подбор матрицы фильтрующих конденсаторов под ПЛИС и DDR.
2.4 Верификация топологии интерфейса DDR с помощью симуляции. Глазковая диаграмма. Проблемы одновременного переключения в шине.
2.5 Вопросы ЭМС, симуляция и спектр ЭМИ на печатном узле

3 Планирование и оптимизация раскладки выводов ПЛИС для ускорения трассировки DDR и других шин.
3.1 Нюансы выбора ПЛИС для реализации проекта. Назначение выводов ПЛИС.
3.2 Создание схемы и трассировка. Взаимодействие схемотекника и конструктора.
3.3 Планирование трассировки ПЛИС. Визуализация проекта. Генерация схемы.
3.4 Оптимизация раскладки связей в редакторе печатных плат.
3.5 Методология построения сквозного интегрированного маршрута проектирования ПЛИС и печатной платы с ПЛИС и DDR-памятью.
3.6 Конкурентная оптимизация нескольких ПЛИС, взаимное расположение.
3.7 Визуализация и создание временных диаграмм ПЛИС, контроль фронтов для Xilinx и Altera на соответствие стандартизованным интерфейсам и протоколам.

1 декабря, вторник, С.-Петербург
2 декабря, среда, Москва

Семинар для схемотехников и разработчиков широкого профиля.
Проектирование и моделирование цифровых плат со скоростными линками.
Проектирование и моделирование аналоговых и аналого-цифровых схем.

1 Методология симуляции аналоговых и смешанных аналого-цифровых схем на основе PSPICE
1.1 Базовая симуляция аналоговых и аналого-цифровых схем. Примеры.
1.2 В каких случаях достаточно простого LTSpice, а когда нужна продвинутая симуляция?
1.3 Скрипты (язык TCL) и примеры автоматизации в симуляции
1.4 Определение перегруженных компонентов, поиск области надежной работы схемы
1.5 Оптимизатор параметров схемы и номиналов компонентов
1.6 Продвинутые модели (интерфейс C)
1.7 Моделирование на системном уровне (язык SystemC)
1.8 Вопросы качества и доступности моделей компонентов. Зашифрованные модели.

2 Моделирование при разработке источников питания на печатной плате
2.1 Достаточно ли скопировать референс-дизайн для разработки собственного устройства, или нужно его проверить и оптимизировать? Что нужно проверять?
2.2 Анализ стабильности
2.3 Переходная характеристика

3 Моделирование целостности питаний и сигналов на печатных платах со скоростными интерфейсами, с IBIS-моделями и без них.
3.1 Взаимосвязь между качеством системы питания, качеством трассировки и качеством скоростного интерфейса. Факторы, определяющие максимальную скорость передачи и количество ошибок в канале.
3.2 Методология анализа системы питания в многослойных платах.
3.3 Контроль падения напряжений, плотность тока, уровень шума и надежность схемы.
3.4 Методология подбора матрицы фильтрующих конденсаторов по питанию.
3.5 Скоростные цифровые сигналы, дифференциальные пары и возвратные токи.
3.6 Извлечение достоверных частотных параметров из топологии печатной платы в 3D.
3.7 Обеспечение высокой пропускной способности скоростных интерфейсов за счет моделирования целостности сигналов. Глазковая диаграмма. Диаграмма ошибок.
3.8 Анализ скоростного канала в частотной области и во временной области.
3.9 Дополнительные факторы, снижающие скорость в канале. Скин-эффект и шероховатость поверхности проводника. Регулярная волокнистая структура стеклотекстолита. Трапециевидность сечения трасс. Качество полигонов. Переходные отверстия в цепи возвратных токов.

4 Моделирование температурных режимов на печатной плате с мощными компонентами, ПЛИС, процессорами, с учетом радиаторов и обдува.
4.1 Вопросы определения физических свойств материалов электронного модуля и их зависимость от температуры.
4.2 Получение 3D-распределения температур на плате и компонентах
4.3 Интерпретация и использование результатов для оптимизации проекта

А можно еще в скобочках, для выделения всего, что будет показываться на конкретном ПО, написать используемое ПО? Чтобы сразу поставить точки над И? Или считать, что все заточено на Cadence?

А о каком именно PSPICE симуляторе идет речь?

А есть ли планы проведения семинаров в "более ранние сроки", а не в ноябре - декабре? (речь уже о как минимум 2016г)
Вопрос обусловлен тем, что показав план семинара, получил ответ "а сейчас уже закончились возможности для отправки сотрудников на подобные мероприятия".
Прекрасными были бы периоды ранней весны или неглубокой осени.

У нас тоже закончился период занесения на отправку )
Почти задним числом проводим)

Что Вы называете ранней весной?
Думаю, что в марте-апреле мы будем проводить семинар по печатным платам на СВЧ-материалах.
Неглубокой осенью следующего года проведем семинар по САПР Cadence Allegro.
Планов проводить семинар по трассировке DDR на следующий год пока нет,
хотя, судя по ажиотажной регистрации (мест почти не осталось) - надо будет повторить.




Речь идет про симулятор PSPICE, тот самый, который в свое время приобрела и развивает компания Cadence Design Systems.

Будут обсуждаться дополнительные возможности Advanced PSPICE,
которые помогают разработчикам повысить надежность аппаратуры.

Вот как раз март- апрель это ранняя весна.
Сентябрь -октябрь неглубокая осень.
Жаль, что планов на семинар по DDR еще нет.
А в последующем с материалами семинара этого года можно будет как-то ознакомиться?

Слайды, наверное, можно будет запросить.
А видео мы снимать не планируем, так что живое обсуждение, увы, послушать не получится.
Разве что кто-то запишет на диктофон...

Вас понял. Спасибо!

А у нас сообщили, что не успели у всех подписать, чтоб проплатить... За месяц... Две подписи... У людей, которые почти все время на предприятии... И ладно бы сообщили заранее... А то за 2 дня до поездки... Нехорошие личности... А ведь уже и договор получили и в бюджет внесли...
Вообщем, +1 в очередь на слайды...
Съездили блин...

А жаль. Сегодняшний доклад Серджана Джорджевича мне очень понравился (завтра будет еще интересней), но он основан на практических примерах, по этому в слайдах ничего полезного скорее всего не будет. Видео было бы очень кстати, в т.ч. для обоснования покупки.

Видео - для обоснования покупки???!!!
Такое в принципе бывает?

Если это действительно так - давайте лучше устроим для вашего руководства он-лайн конференцию с Серджаном, на примере вашего проекта.

Еще и не такое бывает. Высокое начальство, как Винни Пуха, длинные слова только расстраивают. А вот красивая картинка самое то.

Я конечно имею в виду то, что презентация на примере реального проекта гораздо эффективней, чем пустые слова в брошюре. Можно, конечно, и онлайн, но видео удобней, потому что нет привязки ко времени. Да и вам бы это ничего не стоило.

Возможно, у нас сохранились записи прошлого семинара в С.Петербурге, я проверю их наличие.
Там было примерно то же самое.

Это было бы отлично! И реклама неплохая...
И да, руководство любит красивые картинки... Очень...

Здравствуйте!
Прошел месяц со времени проведения семинара и теперь хочется ясности со слайдами.
Есть ли возможность их предоставить или нет?

Здравствуйте, Александр

Да, вы можете получить слайды семинара по проектированию плат с DDR, если отправите запрос на E-mail seminar@pcbsoft.ru
и укажете ваши контактные данные.
Надеюсь, что все участники уже получили рассылку со слайдами.
Также мы подготовили видеозапись прошлогоднего семинара на аналогичную тему,
эти видеофайлы получат все участники, приславшие заполненную анкету.

Куда присылать, если не приезжал? Или заявка на участие уже считается?

На SEMINAR@PCBSOFT.RU надо послать запрос на слайды семинара,
и там же попросить анкету для заполнения.
После отправки заполненной анкеты Вы получите видеозапись.
Сразу оговорюсь - запись была сделана для внутреннего использования, мы решили ее выложить
в связи с многочисленными просьбами участников семинара.

Здравствуйте!
Отправил запрос (дважды) но ответа с анкетой пока нет, наверное слишком большой вал заявок от коллег.

Уточните, пожалуйста, пришел ли в итоге ответ?

Отсутствует ответ...

Тогда пришлите, пожалуйста, копию вашего запроса (включая шапку)
на akulin@pcbtech.ru
будем разбираться, куда он делся,
а я вам в ответ скину слайды семинара.

Уточняю, ответ не пришел.
Отправил оба письма на Вашу почту.

Получено. Спасибо.

Получил. Спасибо!

Добрый день!
НА семинаре 14.03.2016, как и в последующей рассылке, был упомянут семинар, который пройдет в Санкт-Петербурге с 30 мая по 3 июня.
28.03.2016 было отправлено письмо с заявкой на участие. Можно уточнить, письма попали в список спама, или просто пока ничего конкретного нет?

Здравствуйте.

Несколько предварительных заявок у нас зафиксированы, но я не знаю, есть ли среди них Ваша.
Не могли бы Вы еще раз выслать список участников для регистрации? Адрес: SEMINAR@PCBSOFT.RU

Прилагаю приглашение и предварительную программу семинара.

Нажмите для просмотра прикрепленного файла

Спасибо!
Пришло письмо с ответом.
ПыСы
Слово "Белые ночи" в названии семинара это очень жестоко)
Начальство не пойметс юмора)