Уважаемые форумчане, здравствуйте! Уже лет 5 рисую модельки волноводно-щелевых антенн в шфсс. обычно порты WavePort1(2) на входе и выходе прямоугольного волновода ставлю c одинаковыми параметрами. а тут посетила мысль: нет ли опции в шфсс, чтобы на краю антенны поставить не порт, а наргузку, полностью поглощающую энергию на выходе. почитал литературу про PML и Finite conductivity, попробовал. не уверен правильно ли создаю эти слои. Если кто сталкивался, не подскажете, как реализовать эту нагрузку

Можно попробовать сделать поглотитель на очень тонкой диэлектрической подложке заранее выбрав большими и одинаковыми dielectric loss tangent и magnetic loss tangent.

попробовать можно, но только как физически реализовать материал с такими характеристиками?

Сделай клин длиной 2 ... 4 лямбды ,высотой от нуля до полной высоты волновода.
Материал Normal Эпсилон 5.3 тангенс эл.0.032 тангенс маг.0.45 .
Использовал в ЦСТ.

насколько я понял, вам в модели HFSS не нужен второй порт, и вы решили заменить его согласованной нагрузкой, а для экономии ресурсов, в качестве ее использовать граничные условия PML или Finite conductivity.
мне кажется лучше для этих целей подходлит PML.
там, если помню правильно, в визарде надо выбрать всего два параметра - нижнюю частоту и длину PML-бокса.
с частотой ясно, а длина и по умолчанию дает хорошие результаты, а сделать еще лучше можно моделируя отрезок регулярного волновода с такой нагрузкой на конце, и добиваясь наилучшего согласования.

PS. очень напрасно вы открыли новую тему, а не разместили свой вопрос в теме Вопросы по HFSS
очень зря вы называете программу "шфсс", у нас ее так никто не называет.

Сорри если решение кривое.
По-моему если тупо поставить в свойстве порта не 50 ом, а "do not renormalize", то он будет поглощать всё, что на него падает. Ну типа идеально согласован с тем, к чему его подключили.

вы правы, согласовано будет, но, во-первых, для волноводных устройств и так порты никогда к 50 омам не нормализуют, а во-вторых, цель ТС, насколько я понимаю, избавиться от порта, чтобы уменьшить на единицу порядок S-матрицы устройства.