Всем доброго времени суток, если не сложно не могли бы вы скинуть пример проекта с использованием интерфейса I2С?
Теорию прочитал, основу понял, хотелось бы еще реализацию в рабочем проекте посмотреть)
P.S. если можно, то желательно на языке Verilog

2Black_russian
мастер/слейв ?

Вот вам для затравки, просвещайтесь

Cпасибо)

Там кроме "теории" неплохо применять фильтрик по входам, т.к. сигналы медленные и на переходах можно отгрести прилично дребезга...

А какой длины, по времени, должен быть фильтр?

Включение LARGE гистерезиса по входному пину поможет?

Там есть моменты, когда на шине 3-е состояние. И экспонента переходного процесса определяется емкостью и резистором подпора... Ну и для ПЛИС это как пологая пила, на которую наложены еще зубцы от отражений и пр. помех...
По поводу "LARGE гистерезиса" - не знаю...

Мне хватало 8 D-триггеров последовательно.
Первые 2 как синхронизаторы, по остальным 6-ти определяю состояние пина - если все 6 в 1 - то 1, если все 6 в нуле - то 0.
Тактируется все это у меня 130 Мгц.
Весь модуль I2C-slave - около 200 ячеек в циклоне 3.

Спасибо!

По поводу медленных фронтов - разве наличие на входном пине триггера Шмитта с гистерезисом в 200-500 милливольт не исключает дребезг?