Проектируется система на Kintex-7. Используется ПО Xilinx ISE 14.7. Проект создан в Plan Ahead, кроме того, создана МП Microblaze система в XPS, как подмодуль.
В проекте используется UART, с двумя выводами из ПЛИС - RX и TX.
В XPS системе для обмена по UART использован axi_uart16550. Синтез проходит нормально, но MAP выдает ошибку и предупреждение:



Я понимаю, что это значит, что в модулях axi_uart16550 и axi_spi используются элементы из IO(ODDR, OLOGIC, триггер), а появились они из-за того, что моя XPS система не является системой верхнего уровня и ее входы/выходы не подключены к IO. выводам(подключены, но через промежуточные цепи). Как это исправить?

попробуй покрутить вот эту настройку в ise
лкм implement design => propereties=> в перой вкладке поставить/убрать галку crate io pads from ports