Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Захват MMCM
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
masverter
Здравствуйте! В моем проекте внешний CLK через BUFG поступает на MMCM для получения нужной тактовой. Добавление логики в другие части проекта может приводить к тому, что MMCM периодически выходит из состояния захвата (locked = '0'). При этом Vivado (использую версию 15.3) размещает MMCM в одну и ту же ячейку. Насколько я понимаю, тайминги здесь ни при чем (?). Подскажите, пожалуйста, куда копать?
Timmy
Цитата(masverter @ Nov 24 2015, 13:47) *
Здравствуйте! В моем проекте внешний CLK через BUFG поступает на MMCM для получения нужной тактовой. Добавление логики в другие части проекта может приводить к тому, что MMCM периодически выходит из состояния захвата (locked = '0'). При этом Vivado (использую версию 15.3) размещает MMCM в одну и ту же ячейку. Насколько я понимаю, тайминги здесь ни при чем (?). Подскажите, пожалуйста, куда копать?

Например, плохо развязано питание MMCM, когда добавляется логика, от переменной нагрузки все напряжения начинают прыгать, а MMCM этого не любит.
masverter
Цитата(Timmy @ Nov 24 2015, 16:13) *
Например, плохо развязано питание MMCM, когда добавляется логика, от переменной нагрузки все напряжения начинают прыгать, а MMCM этого не любит.

Спасибо. Нашел AR по теме. Попытаюсь что-нибудь сделать.
masverter
Решил ситуацию добавлением еще одного MMCM'а, который использую для фильтрации (BANDWIDTH = "LOW") входного клока.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.