Подскажите, пожалуйста, можно ли использовать в качестве тактового сигнала для Altera FPGA (Cyclone 4) дифференциальный синусоидальный сигнал?

если извне ПЛИС сделаете меандр из "дифференциальной синусоиды"
много проблем может возникнуть, из-за использования такого клока

Может подскажете наилучший способ? Пока приходит в голову, компаратор на ОУ.

Почему на ОУ, именно компаратор,
причем, с сигналом на выходе совместимым с вашей ПЛИСины.

Та можно и без компаратора.
http://electronix.ru/forum/index.php?act=f...amp;pid=1162029

Какая амплитуда, есть ли смещение?

Спасибо, поизучаю


1 вольт (от -1В до +1В), смещения нет

Если у Вас 3.3 Вольта логика, то как вы собираетесь туда засунуть сигнал от -1 до 1 Вольта с размахом 2 Вольта. Сама форма сигнала укладывающегося в 3.3 Вольта не так критична как его джитер.

Вывод: Вам нужно сместить сигнал в область положительных напряжений и нуля, затем адаптировать под вашу логику. Современные ПЛИС поддерживают дифференциальные интерфейсы в том числе и дифференциальные глобальные тактовые вводы.

О каких частотах идет речь?

Подавал синус ~0,6 В на дифф. вход клока. С учетом гистерезиса с порогом около 0,2 В, таким клоком вполне можно питать ПЛИС, если этот вход стандартный LVDS. Главное, убрать постоянку из напряжения генератора. Из-за нее плавает скважность на выходе входного триггера.

То есть если согласовать синус по уровню, например, для логики 3.3В. То можно ли будет подать сигнал прямо на ПЛИС или все равно лучше преобразовать в меандр?

Частота 40 МГц