Что будет, если в констреинах написать, что стандарт выхода будет LVCMOS 2.5, а реально подать на ножку VCCIO 3.3 вольт. Девайс не погорит? Плис Xilinx.

..подавал так - ничего страшного не было.

В случае замыкания выхода может отгореть драйвер, так как внутри ИО буфера есть токозадающая схема, которой нужно знать приблизительное напряжение. Схема будет считать 2,5 Вольт, а по факту 3,3 и ток получится больше прогнозируемого.
Так же уровни срабатывания у приемника могут оказаться несколько аномальными.

гореть -- не горело, 2.5 vs 3.3 работало вообще как так и надо, LVCMOS 1.8 sv 3.3 давало стабильные, легко проявляющиеся (достаточно даже в оковах дотронуться до цифровой земли) сбои на тактах (как минимум). По электрике было всё согласовано, смежные устройства питались равнонапряженно.
ЗЫЖ хотелось бы услышать, что бывает, если, скажем, "по ошибке" взаимодействие на физическом уровне рассогласовано. теория неинтересна, больше практика интересует ))

При подаче на банк 3.3В и установке стандарта LVCMOS 2.5 происходили сбои входного тактового сигнала. Плохого ничего не случилось, но так делать конечно не следует.

Не погорит.

Но будьте внимательны в следующий раз при проектировании, может больше не прокатить.
Хилые в 7-серии уже поставили защиту от повышенного напряжения банка для LVDS: если реальное питание банка более 2.8В, а стандарт LVDS25 (а другого и нету) - то выходной буфер просто отрубается в tristate.
Недавно по этим граблям ходили три дня.
На форуме Хилых старожилы все кипятком писают от данного недокументированного нововведения.

То что не погорит это точно, как минимум из-за того что плис работает с трехвольтовой логикой. Если ему засунуть 5 вольт то может и выйти из строя пин, либо банк.

А так просто возможно некорректное восприятие уровней. Работать может кривенько=)))

Не поделитесь ссылкой на их форум ?