Приветствую!

Недавно в закромах был опубликован документ, касающийся изменений в новой версии одной из известных PCB EDA, в котором меня чрезвычайно зацепило такое понятие Tabbed routing, описание которого выглядит следующим образом:

Tabbed routing is a new routing strategy in which trapezoidal shapes called tabs are added to parallel traces to control impedance in the pin field/breakout region, and crosstalk in open field region allowing for longer trace lengths and use of smaller trace spacing..

Судя по картинкам(см.вложение) речь идет о наращивании трапециевидных стабов заданной геометрией и шагом на трассах высокоскоростных сигналах дабы получить плюшки из описания. Вопрос следующий- где можно почитать о теоретических основах данного приема, в частности как это работает, где применимо и пр? Первый раз о нем слышу, но поиск по интернетам дает совершенно не то что нужно(панелизация плат).

UPDATE: Нашел документ- получается чтобы делать такие вещи нужен софт вроде Agilent ADS?

Имхо, это достаточно низкоуровневая вещь, которая будет показывать, в каком месте инженер PCB Designer может физически добавить сегмент цепи для компенсации разбега сигнала по фазе.
Про что-то более умное здесь речь не идёт.

Это не length matching - а именно наращивание стабов, не туда смотрите. И это как раз не низкий уровень.

Весьма интересно, спасибо.

Вот ещё статья нагуглилась
http://www.hindawi.com/journals/ijap/2015/294590/

could you elaborate your definition of "stub", please?

Во как раз смотря на то, сколько там электродинамики и возникает ощущение что тут без 2.5д солвера не обойтись. С другой стороны, то что изображено на картинке в начале поста сделано через очень простой визард встроенный уже в EDA, но говоря об отдельных солверах как-то привычнее ожидать импорт результат оттуда. Непонятно-с.



Sure, I mean conventional solid copper regions made my expanding selected local areas of PCB trace, with user-defined geometry: in particular example that's trapezoidal shaped stub. And it still seems to be very simple shape, it's not complex RF planar structure like for example butterfly stub in RF.

EvilWrecker

ИМХО, это завтрашний день. Математика слишком сложна, чтоб внедрять её в PCB САПРы сейчас, до возникновения реальной потребности. Но заглянуть за горизонт и посмотреть, с чем придётся работать года через 3-4, всегда интересно.

Я склонен полагать, что вероятность интеграции 2.5D EM-solver'а (как минимум) внутрь DRC этого софта не может сильно отличаться от нуля. Во всяком случае на текущем уровне развития.


Спасибо. Иногда бывает, что всерьёз задумываешься о каких-либо сложных вещах в некоторых местах там, где не следует.

Дык судя по документам-сорцам как раз видно что идея далеко не новая, но смущает не это: если в EDA с картинки есть собственно простейший визард для создания таких вещей на лету, то возникает ощущение что даже несмотря на не самую простую математическую базу, могут быть какие нибудь rule of thumb, вроде упрощенных соотношений которые можно рассчитать даже примитивным виндовс калькулятором. Но так ли это?

Для популярных кадов есть тулзы и калькуляторы, для расчетов параметров этих табов в зависимости от требуемых характеристик. Думаю через годик-другой это будет штатная возможность в ведущих КАДах.

Можете дать ссылку на пару-тройку калькуляторов с данной функцией?

К сожалению, немогу, в открытом доступе их не видел, а на тех что распространяет интел штампы стоят

Вот чего нашлось
http://www.jpier.org/PIER/pier95/15.09071709.pdf THE OPTIMAL NUMBER AND LOCATION OF GROUNDED VIAS TO REDUCE CROSSTALK
http://www.jpier.org/PIER/pier109/03.10090504.pdf SUPPRESSION OF CROSSTALK USING SERPENTINE GUARD TRACE VIAS
http://www.jpier.org/PIERC/pierc12/12.09121606.pdf CROSSTALK REDUCTION USING STEP SHAPED TRANSMISSION LINE
http://wave.ajou.ac.kr/20_2011_05_JEWA.pdf CROSSTALK REDUCTION EFFECT OF ASYMMETRIC STUB LOADED LINES

Благодарю! Даже не знал про существование этих сайтов.