Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Использование ядра MIG под планки DDR3 разного объема
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
masverter
Добрый день!
Работаю с DDR3 через MIG IP. Ядро сконфигурировано под планку 4ГБ. Работает прекрасно. Хотелось бы иметь возможность использовать планки меньшего размера, не перенастраивая при этом ядро. Интуиция подсказывает, что ничего в проекте менять не надо и существующий код должен работать правильно, если выполнять операции чтения/записи по адресам, не превышающим установленный на борту объем памяти. То же самое подсказали здесь. Однако у меня получается ерунда. При использовании 2ГБ планки данные, вычитываемые из памяти, представляют собой правильные данные, начиная с 1ГБ и копию этих данных, начиная с 0-го адреса. Может быть кто-то уже сталкивался с подобной проблемой? Что я могу делать не так? Использую опцию "Row Bank Column" для параметра Memory Address Mapping Selection.
Заранее спасибо.
masverter
Дело было в том, что планки отличались в количестве ранков. Для себя решил проблему созданием двух прошивок - для одноранковой и двухранковой памяти.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.