Я новичок. Один из вопросов:
как в твёрдом внутреннем слое сформировать полигоны питания (например, FPGA_3v3_1...FPGA_3v3_8) таким образом, чтобы их топология была оптимизирована под конфигурацию соответствующих Via от выводов питания BGA? Т.е. чтобы эти полигоны наилучшим образом "накрывали" свои Via. И при этом, по возможности, чтобы контуры этих полигонов формировались автоматически.

Автоматически - это хорошо. Но не получится. Автомат только дороги хорошо водит, и то не всегда. А полигоны только руками. А лучше не полигоны, а плэйны.

У PADSa, в отличие от P-CADa, немного иной подход к формированию полигонов, от многих стереотипов придётся отказаться. Если будете использовать "планы" (думаю, к совету Uree стоит прислушаться), учтите, что они создаются совсем не так, как обычные заливки (т.е. просто "нарисовать" их не получится - слои типа MixedPlane имеют свои особенности). А оптимизировать под конкретные требования Вам придётся всё равно самому, да и контуры полигонов, насколько мне известно, автоматически не создаёт ни одна из существующих систем.