Добрый вечер!
Встала задача развести плату расширения к отладочной
плате на базе Zynq. Плата - Z-turn board. Которая имеет
гребенку 1.27 мм.
На плату расширения помимо всего прочего нужно вывести
12 каналов АЦП. Проверьте пожалуйста порядок действий
для выбора необходимых пинов:
1) определил камешек, установленный на плате - это xc7z020clg400
2) нашел распиновку этого камня:
http://www.xilinx.com/support/packagefiles/zynq7000-pkgs.htm
под данный корпус ( CLG400 ).
3) прочел этот документ: http://zedboard.org/content/zynq-pins-deep-dive
Насколько я понял нужны ножки имеющие в названиях буквы "AD"?
Если мне нужне обычный АЦП, не дифференциальный, то из каждой
дифф пары (P/N) я должен задействовать только одну ножку, например P?
В итоге я выбрал следующие ножки под АЦП:
C20 IO_L1P_T0_AD0P_35
B19 IO_L2P_T0_AD8P_35
E17 IO_L3P_T0_DQS_AD1P_35
E18 IO_L5P_T0_AD9P_35
M19 IO_L7P_T1_AD2P_35
M17 IO_L8P_T1_AD10P_35
L19 IO_L9P_T1_DQS_AD3P_35
K19 IO_L10P_T1_AD11P_35
J18 IO_L14P_T2_AD4P_SRCC_35
F19 IO_L15P_T2_DQS_AD12P_35
J20 IO_L17P_T2_AD5P_35
G19 IO_L18P_T2_AD13P_35

Правильно ли я рассуждаю? Поправьте пожалуйста, если я ошибаюсь.

Теоретически как то работать ADC будет конечно, но сильно хуже чем может и это имхо совсем не правильно.
Лично я однозначно кормил-бы дифф ADC соответствующим дифф сигналом.
Ознакомьтесь с этим документом.
Подумайте, как будете сопрягать входы с внешним источником (какой аналоговый front end у ADC).

Удачи!