Как ВЫЧИСЛЯЕТСЯ частота SCK для USCI в MSP430F5438a
То, что расписано в док-ии SLAU208o (38.3.5 I2C Clock Generation and Synchronization)
сопоставить с реалиями мне не удалось.
Тактирование - от кварца 25 MHz --> SMCLK --> USCI
Наличие SMCLK именно 25 МГц проверялось осцилографом.
при BR0=32 BR1=0 частота SCK 533-551 kHz ( SMCLK = 25 MHz)
уменьшаем SMCLK в 2 раза
при BR0=32 BR1=0 частота SCK 320 kHz ( SMCLK = 12.5 MHz)
Похоже на то, что работает не обычный делитель, а CCR.
На бл-схеме Figure 38-1. USCI Block Diagram – I2C Mode упоминается
prescaler / devider.
Есть док по этой теме, где это расписано ?
ps - для USART даны ф-лы пересчета ( 36.3.10 Setting a Baud Rate ).
Использовать их и для I2C ?