Просмотрел дейта-шиты на все чипы Fractional-N PLL синтезаторов частоты от ADI (порядка двух десятков). Нет ни единого с MASH IV, абсолютно все – с MASH III (3 аккумулятора в дельта-сигма блоке). Закралась мысль, что нет смысла подниматься выше третьего порядка, - он оптимальный.
Более того, мои расчёты дают такие результаты, что далее чем выше порядок, тем хуже. Прилагаю рисунки с результатами моих расчётов. Порядок IV хуже порядка III, а порядок V хуже порядка IV.
Тогда я подумал, что, возможно, выигрыш появляется при малых отстройках от сигнала, и увеличил разрядность DSM аккумуляторов до 13, чтобы спуры появились в ближней зоне, в пределах всего лишь 100 кГц. Но результат тот же – четвёртый порядок проигрывает третьему (см. рисунок).
Фазовый детектор я брал типа RS-триггера с идеальной линейностью.
Конечно, вероятность ошибок в моих расчётах не исключается, и потому очень хотелось бы знать мнение специалистов. Сталкивался ли кто с подобным явлением, имеются ли аналогичные результаты расчётов/моделирования?
Вопрос мне кажется очень важным, поскольку до сего дня принималось как аксиома: чем выше порядок, тем больший эффект. А так ли это на самом деле?
В ADI на мой вопрос не ответили.