Приветствую.
Скоро должна появиться плата zc706 и необходимо реализовать передачу данных по Ethernet. Внешний PHY Marvell 88E1116R висит на ногах процессорной системы. Поток данных необходимо передать из PL в PS, а потом по Ethernet. Скорость потока ~200 Mbit/s (возможно, будет выше). Вопрос как правильно реализовать данную систему?
Пока есть предположение (рисунок) поставить AXI DMA S2MM, который будет через HP AXI Slave писать данные в On-Chip или DDR memory, от него прерывание в PS о завершении передачи, далее при помощи либы LwIP передаём UDP пакеты в сеть.
Возможно ли реализовать железный UPD offloader в PL и напрямую бросать данные на MAC-контроллер в PS через GP AXI Slave канал?
Кто что посоветует?
Спасибо.
Полная версия этой страницы: Zynq-7000 Ethernet
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Системы на ПЛИС - System on a Programmable Chip (SoPC)
Цитата(doom13 @ Feb 25 2016, 23:37) 
Приветствую.
Скоро должна появиться плата zc706 и необходимо реализовать передачу данных по Ethernet. Внешний PHY Marvell 88E1116R висит на ногах процессорной системы. Поток данных необходимо передать из PL в PS, а потом по Ethernet. Скорость потока ~200 Mbit/s (возможно, будет выше). Вопрос как правильно реализовать данную систему?
Пока есть предположение (рисунок) поставить AXI DMA S2MM, который будет через HP AXI Slave писать данные в On-Chip или DDR memory, от него прерывание в PS о завершении передачи, далее при помощи либы LwIP передаём UDP пакеты в сеть.
Возможно ли реализовать железный UPD offloader в PL и напрямую бросать данные на MAC-контроллер в PS через GP AXI Slave канал?
Кто что посоветует?
Спасибо.
Скоро должна появиться плата zc706 и необходимо реализовать передачу данных по Ethernet. Внешний PHY Marvell 88E1116R висит на ногах процессорной системы. Поток данных необходимо передать из PL в PS, а потом по Ethernet. Скорость потока ~200 Mbit/s (возможно, будет выше). Вопрос как правильно реализовать данную систему?
Пока есть предположение (рисунок) поставить AXI DMA S2MM, который будет через HP AXI Slave писать данные в On-Chip или DDR memory, от него прерывание в PS о завершении передачи, далее при помощи либы LwIP передаём UDP пакеты в сеть.
Возможно ли реализовать железный UPD offloader в PL и напрямую бросать данные на MAC-контроллер в PS через GP AXI Slave канал?
Кто что посоветует?
Спасибо.
Была такая проблема, только на зед-борде. Все попытки ее решить "железным" способом не дали результата.
Проблему решил способом, очень похожим на описанный Вами, но немного попроще,
без прерываний, так как скорость потока была мала.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.