Может кто решал задачи быстрого тестирования пайки плис для больших серий?
Можно ли через jtag всё сделать или надо было на плате что-нибудь для этого предусмотреть?
В частности, есть bga плис и bga ddr, с их пайкой постоянные проблемы, как быстро можно проверить на пропай шариков электрическим методом?
Полная версия этой страницы: Тестирование
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Цитата(dmitry-tomsk @ Mar 4 2016, 20:21) 
Может кто решал задачи быстрого тестирования пайки плис для больших серий?
Можно ли через jtag всё сделать или надо было на плате что-нибудь для этого предусмотреть?
В частности, есть bga плис и bga ddr, с их пайкой постоянные проблемы, как быстро можно проверить на пропай шариков электрическим методом?
Можно ли через jtag всё сделать или надо было на плате что-нибудь для этого предусмотреть?
В частности, есть bga плис и bga ddr, с их пайкой постоянные проблемы, как быстро можно проверить на пропай шариков электрическим методом?
Что хотите? Писать софт самим или купить готовый?
Если готовый, то проблем нет... Все давно сделано, были бы деньги...
Но и самим сделать не сильно сложно. Вот только тесты надо будет делать вручную, потому как написать автоматический генератор тестов довольно трудоемко...
Для boundary scan нужно, чтобы все компоненты имели JTAG, а у памяти его нет. В данном случае JTAG сканирование ПЛИС выдаст ошибку, только в случае короткого замыкания между выводами ПЛИС, подключенными к памяти. Если это корпус BGA, то вероятность такого события крайне мала, чаще бывает непропай, который данное сканирование не сможет определить. По-моему проще написать под ПЛИС прошивку для теста памяти и периферии.
Цитата(Inanity @ Mar 4 2016, 23:42)
Для boundary scan нужно, чтобы все компоненты имели JTAG, а у памяти его нет. В данном случае JTAG сканирование ПЛИС выдаст ошибку, только в случае короткого замыкания между выводами ПЛИС, подключенными к памяти. Если это корпус BGA, то вероятность такого события крайне мала, чаще бывает непропай, который данное сканирование не сможет определить. По-моему проще написать под ПЛИС прошивку для теста памяти и периферии.
Высказывание совершенно неверное!
Да, у памяти нет порта для сканирования, поэтому она воспринимается как "черный ящик"... И если на плате есть ПЛИС, то скорее всего это плату можно просканировать вместе с памятью и всем остальным... А вот "тестовые прошивки" еще загрузить надо...
Кстати, непропай олично определяется сканированием.
Цитата(iosifk @ Mar 4 2016, 23:47)
Высказывание совершенно неверное!
Очень интересно, цитирую с этого ресурса: http://www.xjtag.com/support-jtag/what-is-jtag.php
Цитата
What about devices that are not JTAG enabled?
While the main devices, such as processors and FPGAs, are normally JTAG enabled, there will be many devices in every design that are not. DDR, SDRAM, SRAM, flash, MDIO controlled Ethernet PHYs, SPI and I2C temperature sensors, real time clocks, ADCs and DACs are just some examples of such devices.
The connection test will still provide excellent coverage for short circuit faults on the nets linking these non-JTAG devices to JTAG enabled devices; however it cannot check for open circuit faults at either the JTAG device or the non-JTAG device.
In order to add this open circuit coverage it is necessary to communicate with the peripheral device from boundary scan on the enabled device. If communication can be verified, there cannot be an open circuit fault. This type of testing can be very simple, for example lighting an LED and asking an operator to verify it has activated, or more complex, for example writing data into the memory array of a RAM and reading it back.
While the main devices, such as processors and FPGAs, are normally JTAG enabled, there will be many devices in every design that are not. DDR, SDRAM, SRAM, flash, MDIO controlled Ethernet PHYs, SPI and I2C temperature sensors, real time clocks, ADCs and DACs are just some examples of such devices.
The connection test will still provide excellent coverage for short circuit faults on the nets linking these non-JTAG devices to JTAG enabled devices; however it cannot check for open circuit faults at either the JTAG device or the non-JTAG device.
In order to add this open circuit coverage it is necessary to communicate with the peripheral device from boundary scan on the enabled device. If communication can be verified, there cannot be an open circuit fault. This type of testing can be very simple, for example lighting an LED and asking an operator to verify it has activated, or more complex, for example writing data into the memory array of a RAM and reading it back.
А под more complex test через JTAG скорее всего имеется ввиду загрузка специальной прошивки для тестирования.
Цитата(iosifk @ Mar 4 2016, 23:47)
А вот "тестовые прошивки" еще загрузить надо...
Вы же как-то собираетесь в итоге загружать боевую прошивку? А если мы говорим о тестировании серии устройств, то этап проектирования уже по-хорошему давно завершился и для HDL программиста написать прошивку для тестирования памяти по моему мнению не составляет особого труда.
Поправьте, меня, пожалуйста, если я ошибаюсь. Самому тестирование серийных устройств очень нужно.
Цитата(Inanity @ Mar 5 2016, 00:48)
Поправьте, меня, пожалуйста, если я ошибаюсь. Самому тестирование серийных устройств очень нужно.
Вам надо связаться с Алексеем Ивановым например. Он представляет в России житаг-технолоджис.
Или зайти на startest и почитать статьи Городецкого. Ну или хотя бы на моем сайте мои статьи...
Сейчас уже поздно, завтра можем продолжить...
Цитата(iosifk @ Mar 5 2016, 01:16)
Вам надо связаться с Алексеем Ивановым например. Он представляет в России житаг-технолоджис.
Или зайти на startest и почитать статьи Городецкого. Ну или хотя бы на моем сайте мои статьи...
Сейчас уже поздно, завтра можем продолжить...
Или зайти на startest и почитать статьи Городецкого. Ну или хотя бы на моем сайте мои статьи...
Сейчас уже поздно, завтра можем продолжить...
Спасибо!
Тесты памяти есть, конечно. Но если тест памяти не прошёл, то непонятно, что плохо пропаяно ПЛИС или DDR. Пока перепаивают по очереди, время уходит много.
А о покупке какого софта идёт речь?
У нас своё производство только поднимают, интересны любые статьи по автоматизированному тестированию плат на ПЛИС.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.