Здравствуйте!
Я новичок в верилоге и в альтере и соответственно в квартусе
Сделал проект исключающего ИЛИ на верилог, скомпилировал, но в процессе назначения сигналов мои объявленные сигналы отсутствуют в выпадающем списке assing signals
Подскажите пожалуйста кто знает, делал все по инструкции примера из нета
Заранее благодарен!
Полная версия этой страницы: quartus 2
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Есть статья для начинающих на английском "Quartus II Introduction Using Verilog Designs"
Еще обратите внимание на сайт https://marsohod.org/aquartus2
там достаточно подробно все описано.
Еще обратите внимание на сайт https://marsohod.org/aquartus2
там достаточно подробно все описано.
Цитата(shamrel @ Mar 10 2016, 07:06) 
подскажите пожалуйста в Pin assignments пины микросхемы должны быть в выпадающем списке "to", "from", у меня списка нет, неужели писать выводы вручную?
Цитата(addi II @ Mar 17 2016, 15:34)
неужели писать выводы вручную?
Зачастую вручную написать быстрее и проще, чем до умопомрачения тыкать мышой во все эти чекбоксы, выпадающие списки и т. п.
Цитата(andrew_b @ Mar 17 2016, 13:46)
Зачастую вручную написать быстрее и проще, чем до умопомрачения тыкать мышой во все эти чекбоксы, выпадающие списки и т. п.
а если там ножек за тыщу????
Можете еще в Pin Planner'е мышкой порасставлять ваши выхода/выходы по пинам. Прямо так мышкой берете за вход/выход и тащите его на нужный Вам пин кристалла.
Все равно где-то придется вводить это дело ручками - в Квартусе или еще где. Но и делается это раз и навсегда.
Цитата(addi II @ Mar 17 2016, 17:08)
а если там ножек за тыщу????
Все равно где-то придется вводить это дело ручками - в Квартусе или еще где. Но и делается это раз и навсегда.
Цитата(addi II @ Mar 17 2016, 16:08)
а если там ножек за тыщу????
Тем более. Особенно, если придется переносить в другой проект.
Рекомендую сразу при объявлении портов модуля верхнего уровня указывать к каким ногам должны подсоединяться сигналы.
Например, в Quartus есть специальная директива для этого. Выглядит это примерно так:
Код
(* chip_pin = "53, 54, 55, 58, 59, 60, 64, 65" *)
input [7:0] sb_i, // Тумблеры
(* chip_pin = "11, 10, 8, 7, 6, 3, 2, 1" *)
output [7:0] led_o // Светодиоды
input [7:0] sb_i, // Тумблеры
(* chip_pin = "11, 10, 8, 7, 6, 3, 2, 1" *)
output [7:0] led_o // Светодиоды
Цитата(shamrel @ Mar 17 2016, 15:14)
Тем более. Особенно, если придется переносить в другой проект. Рекомендую сразу при объявлении портов модуля верхнего уровня указывать к каким ногам должны подсоединяться сигналы.
Например, в Quartus есть специальная директива для этого. Выглядит это примерно так:
Например, в Quartus есть специальная директива для этого. Выглядит это примерно так:
Код
(* chip_pin = "53, 54, 55, 58, 59, 60, 64, 65" *)
input [7:0] sb_i, // Тумблеры
(* chip_pin = "11, 10, 8, 7, 6, 3, 2, 1" *)
output [7:0] led_o // Светодиоды
input [7:0] sb_i, // Тумблеры
(* chip_pin = "11, 10, 8, 7, 6, 3, 2, 1" *)
output [7:0] led_o // Светодиоды
это плохой тон...
Проблемы и возникнут при переносе в другой проект, где данный модуль будет входить в состав большого проекта - забыл закомментировать эти директивы и танцы с бубном обеспечены... Да и не удобно если нужно переназначить пин, но уже в другом проекте, где данный модуль будет входить в состав большого проекта... А если в большом проекте таких модулей несколько?
Для этих целей есть файл ограничений - sdc или ucf.
мое мнение...
Цитата(addi II @ Mar 17 2016, 15:08)
а если там ножек за тыщу????
тогда из файлов САПРа для разводки платы скриптами/утилитами вытягивается оттуда все пины в нужном формате
странно, в литературе в нете в некоторых источниках в выпадающем списке уже должны быть пины
Цитата(addi II @ Mar 17 2016, 18:03)
странно, в литературе в нете в некоторых источниках в выпадающем списке уже должны быть пины
Используйте Pin Planner, там все будет.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.