С DDR3L столкнулись первый раз поэтому прошу сильно не пинать. Проблема в том что в двух рефдизайнах от производителя WWW.TI.COM память "построена" по разному. В одном дизайне он есть http://www.ti.com/lit/df/tidrc79/tidrc79.pdf а в этом его нет http://www.ti.com/tool/tidep0012 - Это StarterKit, схема которого в архиве и прямой ссылки я для него не нашел - поэтому прикрепил отдельно.

Голову сломал - не могу найти четкое описание зачем он нужен или что будет если его не сатвить

Есть стандарт, например, такой - JESD79-3C

Берете Hyperlynx от Ментора, IBIS модели от производителей чипов и примерные параметры разведенных дорожек на плате.
После нескольких прогонов симуляции наступает полное прояснение, просветление и фокус. Ключевое слово - "Eye diagram".
Поверьте, лучше один раз увидеть.

Я неправильно расставил акценты в первом посте. Зачем терминатор в принципе нужен я понимаю. Если не ошибаюсь - он задает опорное напряжение по которому почти все защелкивается. Я хотел спросит в чем смысл делать этот терминатор на отдельном чипе TPS51200 (как в одном дизайне с намеком на индустриальное исполнение) и почему будет хуже (или не будет?) если е выполнить на двух точных резисторах - которые делят питанеи пополам.

TPS51200 используют для обеспечения низкого уровня шума в линии Ref и шине VTT. По сути - это 2 линейных стабилизатора напряжения с пушпульным выходом (формируют втекающий/вытекающий ток), первый - слаботочный генерирует точное опорное напряжение (Ref - смотрите в банках I/O) и второй силовой - напряжения терминирования (Vtt) + имеет внешнюю ос для компенсации падения напряжения при разводке vtt. Напряжение в Ref и Vtt одинаковы.
В DDR3 низкие пороговые напряжения, и лишние шумы могут сильно жизнь испортить. К тому же, если на Vref еще можно поставить резисторный делитель с конденсаторами (по крайней мере Microsemi так рекомендует), то на VTT такое врядли, там пиковые токи хорошие, правда это зависит от параметров шины.
Вам правильно посоветовали модельку покрутить, чтоб понять как призрачен мир DDR

Касательно DDR2 - если на одной маленькой плате и память и проц - то не надо никаких терминаторов. Думаю и с DDR3 так же.

В чём там разница в этих tidrc79 и tidep0012 ?

В схеме tidrc79 стоит отдельный терминатор - TPS51200 а в архиве tidep0012 лежит схема SPRR202 (которую для удобства я приложил отдельно) - там терминатора (чипа) нет - есть 2 резистора и сигнал VREF объединен у процессора и чипов памяти. Там где стоит отдельный терминатор на чипе есть еще толпа резисторов подтягивающих адресные сигналы. Ну и сигналы VREF процессора и чипов памяти - разные. В схеме SPRR202 есть еще одна непонятная мне ( сходу) фича - там сигналы данных на памяти перепутаны по непонятному мне законы внутри восьмерок. Предполагаю что это для удобства трассировки...

Сигналы данных внутри восьмёрок можно путать как хочешь - у каждой восьмёрки свой синхро сигнал.

Из вашей схемы можно понять зачем в tidrc79 стоит терминатор?
Там память на планках или куча микросхем памяти разведенная не T образно?
Может там частота высокая или разводка хреновая?

Если существует рабочая плата без терминатора - значит при такой разводке данные микросхемы работают в данных режимах.
Если у вас будут те же микросхемы, разводка и режимы - тоже будет работать, причём также.

Из той схемы что в tidrc79 я сходу не понял - поэтому и появилась эта тема. Там 2 чипа (никаких планок - если речь о DIMM подобных планках). Как они разведены сейчас не скажу - еще не разглядывал.
Мы прикупили отладочную плату по схеме SPRR202 (та что в архиве). Там его нет и родилась идея положить его в нашу схему на всякий случай. Насчет того что у TI разводка хреновая в продаваемом продукте я даже не думал Хотя конечно все может быть...
Моей платы пока в природе не существует. Сейчас как раз схема рождается. Ори ентируемся на рефдизайны с сайта производителя. От них есть гербера и я планирую просто повторить топологию - подложу в системе проектирования гербера как графические объекты и наложу на них проводники с точностью до милса. Эту технология мы освоили.