Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Нетрадиционный делитель :)
Форум разработчиков электроники ELECTRONIX.ru > Аналоговая и цифровая техника, прикладная электроника > Цифровые схемы, высокоскоростные ЦС
Шаманъ
Приветствую всех!

Есть такая схема (изначально я ее у Венцеля обнаружил, думаю многие ее видели):



Попробовал - работает и вопросов не вызывает, за исключением одного, который бы и хотелось обсудить sm.gif. В ходе экспериментов было обнаружено, что схема работает с нечетными коэффициентами деления. Я, честно говоря, не ожидал такого. Кто-нибудь может объяснить за счет чего возможна установка нечетного Кд? У меня мысль только про нарушение симметрии схемы из-за неидеальности триггера.
TSerg
Резистор..
И, сколько же в нем непознанного?
Нажмите для просмотра прикрепленного файла
Шаманъ
Цитата(TSerg @ Mar 18 2016, 01:10) *
Резистор..
И, сколько же в нем непознанного?

Как по мне весьма немного wink.gif По делу есть что сказать?
rloc
Цитата(Шаманъ @ Mar 18 2016, 00:50) *
В ходе экспериментов было обнаружено, что схема работает с нечетными коэффициентами деления.

Отдельно не проверяли, работает ли генератор на инверторе из этой же серии с LC цепью в обратной связи на нужной частоте?
Шаманъ
Цитата(rloc @ Mar 18 2016, 06:29) *
Отдельно не проверяли, работает ли генератор на инверторе из этой же серии с LC цепью в обратной связи на нужной частоте?

Нет, но скорее всего заработает.

Касательно этой схемы, я экспериментировал с 74АС74 и немного другими номиналами в цепи ОС. Делитель работал при питании 3.3В до 380МГц (при этом Кд был 20). Заодно глянул на фазовый шум (правда смотрел пониже - до 200МГц) - фактически наблюдал шумы генератора-источника сигнала (что в принципе ожидаемо).

Проэкспериментировал я просто так, а сейчас возникла потребность поделить 180МГц на 9 так, чтобы дешево, компактно и без лишнего шума. Если бы требовался четный Кд, то такой делитель очень неплохо подошел бы - при Кд=8 схема стабильно работала в диапазоне частот 146..180МГц, а вот с нечетными Кд так не выходит - например, при Кд=9 стабильно работает в диапазоне частот 183МГц..190МГц (как по мне слишком узко, чтобы работало не только на лабораторном столе). Собственно так и возник вопрос который я в этой теме задал sm.gif Возможно ответив на него можно будет обеспечить стабильную работу подобного делителя с нечетными Кд...

Кажется придумал как нужно изменить схему для получения стабильных нечетных Кд. Главное, что она по прежнему укладывается в один корпус 74хх74 sm.gif, как проверю нарисую и отпишусь, если конечно кому-нибудь интересно.
rloc
Что касается шума, выигрыша не вижу, какая логика, такой и шум. Плюс - в расширении частотной границы. Диапазон входных частот должен определяться нагруженной добротностью контура (включением). Почему выбор пал на серию AC?
Шаманъ
Цитата(rloc @ Mar 18 2016, 08:52) *
Что касается шума, выигрыша не вижу, какая логика, такой и шум.

Это я в сравнении с ADF4002/программируемой логикой без последующего реклокинга и некоторыми другими простыми альтернативами.

По выигрышу для меня это расширение диапазона рабочих частот, цена, доступность элементной базы, место на плате.

Цитата
Диапазон входных частот должен определяться нагруженной добротностью контура (включением).

Не, там задержки будут оказывать влияние. Контур фактически вносит задержку и получается подобие счетчика Джонсона где все триггеры кроме одного заменены на элемент задержки (в данном случае LC-контур. Величина задержки будет задавать максимальную выходную частоту, при этом будет множество кусочков входных частот где общая задержка в цепи ОС будет укладываться в допустимые значения для стабильной работы делителя.

Цитата
Почему выбор пал на серию AC?

Первое, что было в ящике sm.gif Если получится сделать стабильный Кд=9, то поставлю либо АС, либо LVC.

Теперь про идею как получить стабильные нечетные Кд. Идея вытекает из получения нечетных Кд в счетчиках Джонсона (извиняюсь за картинку - нарисовал в том, что было "под рукой"):



В таком варианте Кд=9 сохраняется от 170 до 187МГц (17МГц против 7МГц в исходной схеме). Теперь думаю насколько такой вариант надежный (в плане сохранения Кд при изменении внешних условий)?
ledum
Кхе, Олег, ну у Вас есть морозилка холодильника - сколько там? минус 18? ну и у соседней дамы выдрать фен - там вообще можно надуть сколько душа пожелает. Вплоть до плавления припоя.
Но, если серьезно, у нас в ГСН от Р-77 был генератор синхроимпульсов, в нем использовалась 133ИЕ7 (или 533ИЕ7 - уже не помню - 25 лет прошло) в режиме с предустановкой. Но. реальный Кд при этом был на единицу больше, чем по логике работы. Из-за задержки. Это незаконно, но тогда некуда было деваться, да и мы помалкивали - ни заказчик, ни нормоконтроль это никак бы не заметили. И только когда опускались ниже некоторой границы, далеко за рабочими частотами изделия, деление становилось правильным по логике. Принцип где-то тот же. Хотя я не об этом. В спектре на АС при рабочем Кд был небольшой, но хорошо заметный спур от Кд по логике работы микросхемы. Надо проверять вдруг у Вас могут оказаться такие спуры. Теория вероятностей.
Шаманъ
Спасибо за ответ!

Цитата(ledum @ Mar 18 2016, 10:48) *
В спектре на АС при рабочем Кд был небольшой, но хорошо заметный спур от Кд по логике работы микросхемы. Надо проверять вдруг у Вас могут оказаться такие спуры. Теория вероятностей.

Причина скорее всего во внутреннем устройстве микросхемы - у Вас был обычный счетчик, если на нем сделать делитель с Кд отличным от степени двойки, то внутри микросхемы будут присутствовать частоты не являющиеся гармониками выходной частоты и эта беда с каким-то уровнем естественно пролезет наружу.

Я именно поэтому основной делитель (который на альтере с реклокингом) сделал внутри альтеры счетчиками Джонсона - там все работает с частотой входного сигнала или выходного, и ничего лишнего sm.gif. В этой схеме по идее тоже других частот быть не должно (хотя всегда хорошо проверить, могу на СК4-59 посмотреть).

P.S. Для льда и фена наверное нужно сделать тестовую платку (с нормальным монтажем и компонентами), чтобы эксперимент имел практическую ценность.
ledum
Цитата(Шаманъ @ Mar 18 2016, 10:56) *
, могу на СК4-59 посмотреть).

Минус 80дБн, может чуть ниже. Tek-492BP такое без проблем - нам разведка достала 3шт. Ваш - ну если совсем плохо со спуром.
Шаманъ
Цитата(ledum @ Mar 18 2016, 11:06) *
Минус 80дБн, может чуть ниже. Tek-492BP такое без проблем - нам разведка достала 3шт. Ваш - ну если совсем плохо со спуром.

Это понятно, но другого ничего нет.
тау
Цитата(Шаманъ @ Mar 18 2016, 00:50) *
Кто-нибудь может объяснить за счет чего возможна установка нечетного Кд? У меня мысль только про нарушение симметрии схемы из-за неидеальности триггера.

Да симметрия плоховата , и она кстати нестабильна будет во времени и по температуре. (Ледум прав как всегда)
Объяснение таково - у вас генератор на LC контуре и тактируемом инверторе. Ка известно скважность равную 2 ( на ВЧ) получить затруднительно из-за неточного порогового уровня ( не ровно полпитания) и разных проводимостей выходных ключей P и N типа и + еще есть факторы. Ну а раз скважность не равна 2 , то аналоговый дельта сигма преобразователь , сам собой получившийся в такой схеме , выдает "то что видит" в своем выходном однобитовом потоке.


Цитата(Шаманъ @ Mar 18 2016, 12:25) *
Идея вытекает из получения нечетных Кд в счетчиках Джонсона (извиняюсь за картинку - нарисовал в том, что было "под рукой"):

не поможет , в общем случае , имхо.

дЛя лечения схемы N1 надо : сделать так, чтобы сигнал на вх D болтался строго симметрично относительно порогового уровня этого входа.
Как - не скажу fman.gif
Шаманъ
Цитата(тау @ Mar 18 2016, 11:24) *
не поможет , в общем случае , имхо.

Так уже проверил - помогает sm.gif Исходная схема имеет нечетный Кд в полосе 7МГц по входу, а вторая - в полосе 17МГц. Кстати 17МГц это близко к предельно возможной полосе (при моем соотношении входных/выходных частот), если делитель будет работать и с четными, и с нечетными Кд. Теперь нужно смонтировать нормально и проверить в холодильнике/печке.

Цитата
дЛя лечения схемы N1 надо : сделать так, чтобы сигнал на вх D болтался строго симметрично относительно порогового уровня этого входа.

Так если все будет симметрично, то нечетные Кд не получатся совсем, а у меня обратная цель - заставить стабильно работать с нечетными Кд (точнее максимально расширить полосу в которой будет стабильный Кд).
тау
Цитата(Шаманъ @ Mar 18 2016, 13:37) *
Так уже проверил - помогает sm.gif
побочный эффект от использования задержек в явно несимметричной схеме.

Цитата(Шаманъ @ Mar 18 2016, 13:37) *
Так если все будет симметрично, то нечетные Кд не получатся совсем, а у меня обратная цель - заставить стабильно работать с нечетными Кд (точнее максимально расширить полосу в которой будет стабильный Кд).

да, четные получить .
для нечетных в ОС по скважности использовать другую уставку , наприм 9/4 заместо 2
Шаманъ
Еще один вариант, по идее более предсказуемый:


Цепочки должны обеспечивать разную задержку для получения нечетного Кд. В реальности не проверял, но работать должна, притом наверное более предсказуемо, чем вторая схема. Кстати лог. элемент по идее может быть любым - как ИЛИ, так и И. Попозже попробую...
rloc
Цитата(Шаманъ @ Mar 18 2016, 13:55) *
Еще один вариант, по идее более предсказуемый:

Чем больше задержка на логике, тем менее предсказуемый вариант. Это мое мнение. Я делал на AUP серии в резонансном режиме, на 1.5 - 2 ГГц входной частоты, детально не исследовал, потому как в рабочий вариант не вошло. Сейчас у меня на этой логике работает детектор, различающий задержку в 0.3 нс (в эквиваленте более 3 ГГц)
Шаманъ
С последней схемой работает очень хорошо! Еще и настраивается легко sm.gif Полоса входных частот в которой сохраняется Кд=9 - 166..197МГц - как по мне очень неплохо (получается полоса 31МГц, четный Кд в оригинальной схеме сохранялся в полосе 34МГц). Осталось это дело собрать на тестовой платке и подвергнуть издевательствам в печке и морозилке...

Цитата(rloc @ Mar 18 2016, 12:20) *
Чем больше задержка на логике, тем менее предсказуемый вариант. Это мое мнение.

Согласен полностью. Более того наверное попытаюсь по наводке Виктора (ledum), найти 74lvc1g80 - у нее задержки и требования по времени установки на входе D поменьше - должно работать стабильнее (особенно в диапазоне температур). Но даже в нынешнем варианте получается, ИМХО, неплохо (полоса почти 20%), и есть смысл исследовать вопрос поглубже (на нормальной плате, холодом и жарой).
Шаманъ
Конец у истории неожиданный sm.gif В итоге будет стоять два делителя на три на двух 74AC74, примерно по такой схеме:



Всем спасибо за обсуждение, было интересно sm.gif!
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2024 Invision Power Services, Inc.