Здравствуйте, уважаемые коллеги!

Имеется плата с МК stm407 и MAXII на борту. Реализован бутлоадер для МК, хочется также обновлять прошивку ПЛИС.

Рассматриваются 2 варианта:
1. Загрузка прошивки через JTAG.
2. Использовать МК как внешнюю FLASH для загрузки заливания прошивки в ПЛИС по SPI каждый раз при подачи питания.

Какой вариант выбрать и где искать инфу? - Наверняка кто-нибудь сталкивался с подобной задачей.

Вариант 2 - легко и просто.

Только не для MAX-II, а чего-нибудь более серьёзного. А для CPLD лучше уж написать прошивку так, чтобы не пришлось обновлять.

В каком формате скармливать файл? .pof? Как производить верификацию?

Верификацию может проводить сама прошивка и выдавать какой нибудь меандр или контрольное слово на порт, а МК по нему определит, что да все работает.

Да, только так

Что будет с прошивкой если в момент загрузки вырубится питание? И где почитать информацию о JTAG-программировании и формате *.pof? Можно генерировать svf-файл, там все наглядно, но по размеру он на порядок больше(

Подойдет любой вариант, информация лежит на сайте производителя микросхем MAXII

1 SVF подходит для JTAG-a.
2 Проще всего грузить по спиай файлом rbf.
3 Гарантированное число перепрошивок макса 100 раз (по факту может быть и больше)
4 В случае пропадания питания, зависит от характера пропадания. Например, если сначала заискрит (скажем в розетке) потом пропадет (в процессе прошивки). По плис можно и потерять/

Sprite, вы идёте каким-то неоправданно сложным путём. Это новая разработка? Может стоит заменить CPLD на мелкую FPGA, а не изобретать свой JTAG программатор?

И кроме этого надо будет сделать в микроконтроллере интерпретатор языка svf и из svf гнать данные в jtag...
Вообще, если просмотрите svf файл, то там как раз и увидите последовательность действий при программировании...
Можно просто эту последовательность действий жестко реализовать на микроконтроллере...

Меня смущает лишь то, что я так ни разу не делал
Да, наверное Вы правы, проще поставить FPGA и грузить прошивку по SPI с МК, но на момент прошивки ноги ПЛИС должны быть в определенном (не Z!) состоянии, это возможно?
Еще вопрос: как производить верификацию данных в случае передачи .rbf-файла по SPI?


Формат достаточно понятный - только одно "но" - размер (
Программа на ПЛИС сейчас занимает ~15КБ, а размер svf-файла при этом ~510КБ - не хочется выделять такой кусок памяти в МК под хранение svf.

Еще раз, читайте внимательно...
svf-файл имеет текстовый формат. И к нему нужен плейер...
Но Вам не обязательно это делать. Вы можете из svf выдрать последовательность действий, а данные перевести в бинарный формат. И хранить уже не текстовые строки а двоичные данные. Это сократит объем файла вдвое, как минимум...
Посмотрите у меня на сайте есть статьи о jtag...

Спасибо, Иосиф Григорьевич, обязательно посмотрю!

А если в качестве ПЛИС рассматривать MAX10? Как проще передавать файл прошивки с МК? (и чтобы файл при этом не был по размеру как .svf) Насколько мне известно, в ней можно организовать 2 области памяти и состоянием boot-ноги определять из какой грузить программу.

Если у вас МАКС10, то зачем МК? Эта ПЛИС круче любого МК))) и загрузчик в нее запихивается, как основная конфигурация. Потом считываешь дополнительную и, если она правильная, просто делается рестарт с нее. И обновление аналогичное. В основной конфигурации делается тайм аут или сервисная ножка. И, если пришел запрос на обновление, просто заливаешь альтернативную конфигурацию новой. Другое дело, у Альтеры такого ядра готового нет

Естественно, что для "MAX" такая загрузка вызывает удивление. Но тем неменее такой подход к делу позволит обновлять извне.



В .rbf
Про верификацию - смотрите описание ( CONF_DONE и nSTATUS ). Чип при загрузке котроль заливемого производит и в случае неуспеха сотояние ошибки выдает.

В случае с maxII rbf не поможет, только svf + плеер. Самый правильный путь - применить самую маленькую FPGA и загружать её с МК через passive serial. Для этого варианта нужен rbf. Плюс такого решения - прошивка FPGA может храниться в flash МК, что решает проблему апгрейда софта. Ещё один плюс - ресурсов у FPGA значительно побольше. Минусы - FPGA несколько дороже CPLD, и потребуются дополнительные источники питания ядра FPGA и PLL (у MaxII питание одно -3.3V), что опять таки увеличивает стоимость.