Проектировал платы давненько, в менторе последний раз.
А вот подумалось, как же голубая мечта моего детства (spectra родная едреныть), автотрассировщики поживают ?

Кто-нибудь может сравнить ментор с кэденсом по етому параметру ?
Кто из них больше типов констрейнов поддерживает ?
Кто разводит красивее ?
Может суперпрорыв какой есть ?

Кто что нарушает в процессе/глюки/проблемы какие ?
Или автотрассировкой приличные люди в этом веке уже не пользуются ?

А, кстати, вот помню вопрос был интересный, но в менторе ето 10 лет назад было очень криво: связанные блоки: схема_плата: как библиотечный элемент: их по-прежнему никто нормально не поддерживает ?

А, и вот еще вопрос тоже был: настройка автоматического pin swap совсем мне не нравилась. Она была особенно плоха в случае многосекционного компонента. Я тогда не смог найти способ, как объяснить ментору, что возможен swap группы сигналов внутри блока ПЛИС(секции), но также возможно эту группу перенести в другой блок ПЛИС(другую секцию), и там опять можно делать swap группы произвольным образом, но нельзя разрывать ее на части. Ментор хотел делать swap только внутри одного блока(секции).

В итоге вместо развития constrain system ментор сделал упор на IO design, и как бы недвусмысленно показал этим, что платы надо трассировать руками.

офтоп слово "ето" пишется через Это.
по теме. автотрассировщик абсолютно бесполезен на данном этапе развития электроники для всех типов схем от источников питания до высокоскоростных по разным причинам, в каждом случае, но результат один, автотрассировка не работает.

я знаю, но мне лучше по-своему(с)

м. не могли бы Вы развить свою мысль. меня, в частности интересуют сложные цифровые платы.

собсно, после разложения питательных полигонов вручную (тут не съэкономишь), и описания ограничений в виде набора констрейнов, и толщин в виде netclasses, почему бы не запустить автомат ? Мне вдруг подумалось, а чем печатная плата хуже ПЛИС, там ведь автомат работает ?

Если стек правильный, взаимовлияние слоев исключено, ограничения на задержки и токи выполняются.... тогда остаются только согласования высокоскоростных диффпар и оптимизация клоков. А нахрена тогда париться разгребая миллионы обычных цепей вручную ?

В этом и есть проблема - в плохой оценке реальных метрик трудоемкости.
Цепей далеко не миллионы.
И автотрассировка в целом с настройками, итерациями, коррекциями и доводками длится дольше чем ручная.

у меня в одной плате 10000 цепей. В другой 10000. В третьей 3000. Схемотехника и нормы похожие. Мне кажется констрейны будут дешевле

И о чем это должно сказать?
У примитивной LED панели будет больше цепей и трассироваться они могут чуть ли не одним кликом.

у меня не Led панели, а кластеры.
Я про этот один клик и говорю: хочу его, автотрассировщик. А если вы 10000 цепей разводите вручную 1 кликом, Вам уже на Нобелевку пора подавать.

А Вы все платы в AD разводите.

По теме ТС- реально где может пригодится авторазводчик это:

- у вас имеется "большая" бга с "большими" шинами, вам надо все подвести с автосвапом и минимальным использованием других слоев количеством

- нужно произвести выравнивание нескольких цепей, в той же шине например

С обозначенными задачами прекрасно справляются автотрассеры обоих производителей. Однако есть моменты даже в обозначенных областях в которых часто результата не добиться никакого:

- платы с упаковкой компонентов courtyard edge-to-edge, особенно HDI
- BGA/WLCSP с шагом 0.4мм и менее разведенные как inverted pyramid с конструкцией переходных ELIC

Ну и конечно же ни один автотрассер не делает полигональную разводку для SMPS и вообще силовых цепей.

Да и дураку понятно что нудная работа.
Сopy-Paste вам в руки.

признаться, до сих пор мы не делали таких плат. Но согласитесь, если вручную вытащить пины из-под кристалла (а есть кристаллы, в которых для этого есть только один способ, и производитель говорит, что выходить нужно только так, и никак иначе, так что выбор невелик), и автоматически трассировать далее - я готов жертвовать максимальной скоростью mgt (за счет лишних виа), лишь бы получить готовое изделие быстрее. Кроме того, вопрос именно в этом - позволяет ли кэденс задать констрейн приоритетной трассировки данной цепи с минимизацией числа via.


Ето вообще очень большая проблема, тк ети elic не любят rugged. Да и ценники там печальные.
Поэтому мы будем бегать от етого, пока только возможно.
Опять же, учитывая наше направление, мы по определению потребляем кристаллы предназначенные для rugged - те более простые.


слава Богу, мы хоть этим не занимаемся.

Позволяет.

А если жертвовать нельзя и надо выжимать максимум? Понятное дело, если например брать х86 платы на скажем Core i3/i5 которые по больше части копии друг друга, то там и при референсном фанауте все идет нормально- до тех пор пока вы не делает full cutom design. Тогда я бы сказал что и референсным фанаутом там и не пахнет, скорее всего авторассером тоже.



Дык в rugged(MilSpec, Space, RadHard) таких корпусов вообще нет, там совершенно другая упаковка и соответственно другие техники разводки. Но что характерно: говоря о более приземленных иделиях, если вы делаете кастомизированное решение на BGA с шагом 0.4мм с разреженной матрицей (в духе те же Core, пусть там и шаг другой) то там и кдассическая inverted pyramid не проходит, нужно руками выбирать комбинацию- сильно сомневаюсь что автотрассер потянет. Какой нибудь i.MX7 так не развести.

Что насчет цен- это смотря кто делает и что за конструкция платы вообще. Я последние 3 годы делаю в основном только HDI ELIC платы и не могу сказать что там запредельные цифры на изготовление. Но опять же, смотря с чем сравнивать.

Давайте уже не будем тут в дебри залезать. если у Вас full custom Intel Core, то это значит, что Вы в Корее сидите в асусе или где еще в составе довольно большой команды, и вопрос об автотрассировщике не стоит по определению.


и я про то

вот ето нежданная печаль, признаться. А i.MX6 ?

Мне по неудачному стечению (Китайский НГ) пришлось делать простую плату по 5 классу со слепыми виа в Польше 2 года тому назад. За 4-слойку 5*5 см в количестве 4 штук я заплатил 40 тыр деревянных рублей.

Был сильно опечален, в то же самое время за 3 шт. 16 слойных 6U по 5 классу я отдал 80 тыр.
С тех пор я их боюсь.
Может порекомендуете хороших производителей, и возьметесь определить в общем виде разницу в цене при прочих равных ?

На самом деле тут ситуация обратная- в азиях сидят типы которые как раз занимаются созданием референсов тиражируемых между асусами, гигабайтами и прочими. Кастомные решения на коры не сказать чтобы шибко сложные- именно в разводке там основная заморочка по личному имхо, это PI(а не SI) при плотной упаковке, причем по большей части у старших индексов.



Ну, i.MX7 есть и с большим шагом, а i.MX6 и подавно- с последним все очень легко.



Есть мнением что конкретно цена указанных 4 слоек зашла из-за цены заготовки под готвоки- 40к похоже именно на такой случай. Говоря по производителя которые специализируются на ELIC, это следующая тройка:

Европа - AT&S

Америка - TTM Technologies, Sanmina

В Азии можно поговорить с Foxconn(если большие серии и большая компания), возможно Fujitsu(HDI гарантированно, но не знаю насчет ELIC).

а для макетов ?

Макеты будут дорогие у всех без исключения - но думаю проще будет с AT&S.

ответ абсолютно честный, а абсолютно печальный. вот поэтому мы от них и бегаем.

А какие у вас с ними проблемы возникли? У меня за все время более всего возникало вопросов к TTM, в частности к их Design Rules Kit