Начал осваивать ПЛИС Xilinx на примере XC95144XL, нарисовал схему, но на этапе оптимизации webpack считает, что пины D0:D23 не используются. В чем может быть причина и как объяснить ise, что он ошибается?

Во-первых надо выкладывать не схему, а "картинку", в любом графическом формате, но конечно не в bmp и не сильно большего объема. И потому как далеко не все пользуются таким же " webpack", что и у Вас.
А во-вторых, прошла оптимизация и компилятор "понял", что где-то неправильно работает схема и узел, к которому относятся "пины D0:D23" работать никогда не будет. А потому он этот фрагмент схемы вырезал... Ну например, есть регистр, но без тактового клока. Или не снимается сброс и т.д.

Я разобрался, у меня была ошибка в логике функционирования, пофиксил. Спасибо!

Есть еще вопрос-начал изучать VHDL и для той же ПЛИС и в той же среде разработки, что и в первом посте написал код мультиплексора четырех 8-битных шин в одну, но при попытке проверки синтаксиса получаю ошибку в той части кода, которую ISE генерирует сам...

Ну, название "4bus8_to_bus8_mux" не сам же он придумал.
Если начали изучать VHDL, то вернитесь к базовым вещам языка. Идентификаторы не могут начинаться цифрой, начинаться и заканчиваться подчёркиванием, а также содержать два и более подчёркиваний подряд. (Про расширенные идентификаторы пока умолчим.)

Andrew_b, не могли бы Вы покритиковать такой вариант с профессиональной точки зрения?

А откуда внутри ПЛИС берется Z ???
Никогда его там не будет... И в описании какого-то там мультиплексора их вообще быть не должно.
3-е состояние может быть только на выходах самого верхнего уровня...

И вообще, если хотите работать серьезно, то начинайте с МоделСима... Когда проекты подрастут, разницу сразу поймете...

Но ведь существует компонент мультиплексор с разрешением выхода, он есть штатно. Глядя на его таблицу истинности я тихо подозреваю, что у него на выходе есть элемент с Z состоянием. А мне нужно ровно то же самое, но мультиплексировать шины. Я и стал пробовать описывать его на vhdl. В чем ошибка? ISE молчит, ни ошибок, ни ворнингов не дает...

Так потому и молчит, потому что потом, при оптимизации все третьи состояния он уберет... Он-то думает, что Вы знаете, что внутри ПЛИС 3-е состояние заменяется на мультиплексор...
А Вы пытаетесь сами себя обмануть...
А это говорит ровно о том, что Вы еще не знаете, как проект надо делить на файлы и строить общую структуру проекта...
Да и с "параметрами" у Вас непонятки, иначе давно бы их применяли...

Так я в первом своем посте и обозначил, что НАЧАЛ ОСВАИВАТЬ плис, и вопросы задаю в разделе для начинающих. На мой взгляд, проект у меня не той степени тяжести, чтобы делить его на файлы.

Еще один вопрос-как бороться с ошибкой PACE "ERROR:DesignEntry - Could not apply constraint..." файл ucf создается автоматически перед привязкой входов/выходов схемы к пинам кристалла. В списке I/O pins появляются цепи, которые как входные/выходные вообще не фигурируют... В итоге назначить пины не удается.

Разобрался-РАСЕ нужно было принудительно ручками указать и ucf файл, и файл проекта, и тип кристалла, и тип корпуса. Мда, Quartus как-то более user friendly... Я то, наивный, думал, что он всю эту инфу возьмет сам, тем более что запущен он был из ISE, где и был создан проект... Ан нет...