Для начала хочу запустить такой код:
Код
// Reset the module
reg = uppRegs->UPPCR;
CSL_FINST(reg, UPP_UPPCR_SWRST, RESET);
i = 2000; while (--i);
CSL_FINST(reg, UPP_UPPCR_SWRST, RUNNING);
uppRegs->UPPCR = reg;
// Full duplex, A - TX, B - RX
reg = uppRegs->UPCTL;
CSL_FINST(reg, UPP_UPCTL_MODE, DUPLEX1);
CSL_FINST(reg, UPP_UPCTL_CHN, TWO);
// DDR, 12 bit data width
CSL_FINST(reg, UPP_UPCTL_DRA, DOUBLE);
CSL_FINST(reg, UPP_UPCTL_IWA, 16BIT);
CSL_FINST(reg, UPP_UPCTL_DPWA, 12BIT);
CSL_FINST(reg, UPP_UPCTL_DRB, DOUBLE);
CSL_FINST(reg, UPP_UPCTL_IWB, 16BIT);
CSL_FINST(reg, UPP_UPCTL_DPWB, 12BIT);
uppRegs->UPCTL = reg;
// Start/enable pins settings
reg = uppRegs->UPICR;
CSL_FINST(reg, UPP_UPICR_STARTA, DISABLE);
CSL_FINST(reg, UPP_UPICR_ENAA, ENABLE);
CSL_FINST(reg, UPP_UPICR_STARTB, DISABLE);
CSL_FINST(reg, UPP_UPICR_ENAB, ENABLE);
uppRegs->UPICR = reg;
// Idle value
reg = uppRegs->UPIVR;
CSL_FINS(reg, UPP_UPIVR_VALA, 0xFFFF); // TODO
CSL_FINS(reg, UPP_UPIVR_VALB, 0xFFFFu);
uppRegs->UPIVR = reg;
// Enable uPP
reg = uppRegs->UPPCR;
CSL_FINST(reg, UPP_UPPCR_EN, ENABLE);
CSL_FINST(reg, UPP_UPPCR_RTEMU, ENABLE);
CSL_FINST(reg, UPP_UPPCR_SOFT, ENABLE);
uppRegs->UPPCR = reg;
for (i = 0; i < 64; i++)
recv_buffer[i] = -1;
while (1) {
//
System_printf(" --- Generating sine wave ---\n");
for (i = 1; i < 1464843; i++) {
uppRegs->UPID0 = (Uint32)&xmit_buffer;
uppRegs->UPID1 = (1 << 16)|128; // 1 lines 128 bytes per line
uppRegs->UPID2 = 128; // no offset between lines
while (CSL_FEXT(uppRegs->UPIS2, UPP_UPIS2_PEND));
}
System_printf(" --- Collecting 64 samples from ADC --- \n");
uppRegs->UPQD0 = (Uint32)&recv_buffer;
uppRegs->UPQD1 = (1 << 16)|128; // 1 lines 128 bytes per line
uppRegs->UPQD2 = 128; // no offset between lines
while (CSL_FEXT(uppRegs->UPQS2, UPP_UPQS2_PEND));
for (i = 0; i < 64; i += 2)
System_printf("%d %d\n", recv_buffer[i], recv_buffer[i+1]);
}
reg = uppRegs->UPPCR;
CSL_FINST(reg, UPP_UPPCR_SWRST, RESET);
i = 2000; while (--i);
CSL_FINST(reg, UPP_UPPCR_SWRST, RUNNING);
uppRegs->UPPCR = reg;
// Full duplex, A - TX, B - RX
reg = uppRegs->UPCTL;
CSL_FINST(reg, UPP_UPCTL_MODE, DUPLEX1);
CSL_FINST(reg, UPP_UPCTL_CHN, TWO);
// DDR, 12 bit data width
CSL_FINST(reg, UPP_UPCTL_DRA, DOUBLE);
CSL_FINST(reg, UPP_UPCTL_IWA, 16BIT);
CSL_FINST(reg, UPP_UPCTL_DPWA, 12BIT);
CSL_FINST(reg, UPP_UPCTL_DRB, DOUBLE);
CSL_FINST(reg, UPP_UPCTL_IWB, 16BIT);
CSL_FINST(reg, UPP_UPCTL_DPWB, 12BIT);
uppRegs->UPCTL = reg;
// Start/enable pins settings
reg = uppRegs->UPICR;
CSL_FINST(reg, UPP_UPICR_STARTA, DISABLE);
CSL_FINST(reg, UPP_UPICR_ENAA, ENABLE);
CSL_FINST(reg, UPP_UPICR_STARTB, DISABLE);
CSL_FINST(reg, UPP_UPICR_ENAB, ENABLE);
uppRegs->UPICR = reg;
// Idle value
reg = uppRegs->UPIVR;
CSL_FINS(reg, UPP_UPIVR_VALA, 0xFFFF); // TODO
CSL_FINS(reg, UPP_UPIVR_VALB, 0xFFFFu);
uppRegs->UPIVR = reg;
// Enable uPP
reg = uppRegs->UPPCR;
CSL_FINST(reg, UPP_UPPCR_EN, ENABLE);
CSL_FINST(reg, UPP_UPPCR_RTEMU, ENABLE);
CSL_FINST(reg, UPP_UPPCR_SOFT, ENABLE);
uppRegs->UPPCR = reg;
for (i = 0; i < 64; i++)
recv_buffer[i] = -1;
while (1) {
//
System_printf(" --- Generating sine wave ---\n");
for (i = 1; i < 1464843; i++) {
uppRegs->UPID0 = (Uint32)&xmit_buffer;
uppRegs->UPID1 = (1 << 16)|128; // 1 lines 128 bytes per line
uppRegs->UPID2 = 128; // no offset between lines
while (CSL_FEXT(uppRegs->UPIS2, UPP_UPIS2_PEND));
}
System_printf(" --- Collecting 64 samples from ADC --- \n");
uppRegs->UPQD0 = (Uint32)&recv_buffer;
uppRegs->UPQD1 = (1 << 16)|128; // 1 lines 128 bytes per line
uppRegs->UPQD2 = 128; // no offset between lines
while (CSL_FEXT(uppRegs->UPQS2, UPP_UPQS2_PEND));
for (i = 0; i < 64; i += 2)
System_printf("%d %d\n", recv_buffer[i], recv_buffer[i+1]);
}
1) Несколько транзакций проходит нормально, вижу на выходе модуляцию, потом все стопорится на while (CSL_FEXT(uppRegs->UPIS2, UPP_UPIS2_PEND));
Поднимается флажок UORI в UPISR. Не оч понял из ДШ, при каких условиях это может происходить, понял только, что на это влияет клок, но он в моем случае с большим запасом по сравнению с максимальными 75.
2) По адресу recv_buffer память не меняется.
Физически заведены кроме клока и данных только линии enable. Остальные не используются и я их отключаю в UPICR.
