Hi ALL!
Решили одну из своих железок на кинтексах K410 в кол-ве 16 штук переработать и перевести внутренние интерконнекты между ПЛИС на последовательные шины. Скорости обмена у нас не такие и большие ( 4.2 Гбит) , но интересно именно уменьшить кол-во слоев в плате и упростить ее. Рассматривали вариант работы используя встроенные средства Xilinx, но наткнулся на протокол PROTEQ от "Инсис".
В описании говорят о применении к 5 и 6 семейству. Пробовал ли кто-нибудь использовать с 7 семейством? Вроде как блоки MGT одинаковые, но интересует мнение тех кто использовал.
Спасибо