Каким-то образом я умудрялся успешно использовать эту память, не сильно вдаваясь в тонкости работы. А вот теперь неожиданно обнаружил, что не понимаю одну из базовых вещей - когда защелкивается wren ??? Фактически, вопрос в следующем - адрес, данные и wren защелкиваются по одному и тому же фронту клока, или сначала по положительному фронту клока защелкивается адрес и данные, и по следующему положительному фронту клока уже происходит запись (если, естественно, wren в этот момент активен) ?
Всегда считал, что все происходит вместе, и даже картинка в мегафункции на это намекает, но сейчас в очередном проекте наблюдается какая-то фигня, которую можно вроде объяснить как раз задержкой записи на один такт клока...
Прочитал документ от Altera внимательно, но, по видимому, что-то с головой - все буквы угадал, а вот слово не понял
P.S. Речь идет о самом простом варианте RAM - один порт, один
