Форум разработчиков электроники ELECTRONIX.ru > Cadence FPGA System Planner. Генерация символов

Олег Гаврильченко

Nov 8 2016, 09:18

Как правильно генерировать символы для микросхем в проекте?
Использую Cadence Allegro 16.6. В FPGA System Planner создаю новый проект, добавляю ПЛИС на Canvas, Выбираю Generate->Symbols.. Символы генерируются без ошибок, но если открыть библиотеку, то в ней только 1 из 6 символов. Как сделать так, чтобы генерировались ВСЕ символы?

PCBtech

Nov 11 2016, 16:44

Цитата(Олег Гаврильченко @ Nov 8 2016, 12:18)

Как правильно генерировать символы для микросхем в проекте?
Использую Cadence Allegro 16.6. В FPGA System Planner создаю новый проект, добавляю ПЛИС на Canvas, Выбираю Generate->Symbols.. Символы генерируются без ошибок, но если открыть библиотеку, то в ней только 1 из 6 символов. Как сделать так, чтобы генерировались ВСЕ символы?

Может, он многосекционный, и надо пройтись по секциям?

Олег Гаврильченко

Nov 13 2016, 18:08

Цитата(PCBtech @ Nov 11 2016, 19:44)

Может, он многосекционный, и надо пройтись по секциям?

Спасибо, я так и сделал. Символы генерируются нормлаьно, но схема нет.
После экспорта схемы DSN файл не открывается. Design Entry CIS вылетает с ошибкой.

PCBtech

Nov 13 2016, 19:32

Цитата(Олег Гаврильченко @ Nov 13 2016, 21:08)

Спасибо, я так и сделал. Символы генерируются нормлаьно, но схема нет.
После экспорта схемы DSN файл не открывается. Design Entry CIS вылетает с ошибкой.

У меня нормально открывается. Всегда.
Какая версия софта, и какой хотфикс?
Какую микросхему создаете?

Олег Гаврильченко

Nov 14 2016, 08:45

Цитата(PCBtech @ Nov 13 2016, 22:32)

У меня нормально открывается. Всегда.
Какая версия софта, и какой хотфикс?
Какую микросхему создаете?

Cadence Allegro 16.6. Создаю микросхему Kintex-7 XC7K70T-FBG484

dmitry-tomsk

Feb 7 2017, 09:23

А где можно найти краткую инструкцию как сделать импорт распиновки из vivado и задать вручную какие выводы можно свапировать?

PCBtech

Feb 7 2017, 13:23

Цитата(dmitry-tomsk @ Feb 7 2017, 12:23)

А где можно найти краткую инструкцию как сделать импорт распиновки из vivado и задать вручную какие выводы можно свапировать?

Почитайте вот этот файл:
file:///C:/Cadence/SPB_17.2/doc/fsp_ug/sync_with_fpga_tools.html

Прилагаю файл.
Нажмите для просмотра прикрепленного файла

dmitry-tomsk

Feb 7 2017, 13:49

Цитата(PCBtech @ Feb 7 2017, 16:23)

Почитайте вот этот файл:
file:///C:/Cadence/SPB_17.2/doc/fsp_ug/sync_with_fpga_tools.html

Прилагаю файл.
Нажмите для просмотра прикрепленного файла

Спасибо!

college_student123

Mar 16 2017, 13:59

https://www.youtube.com/results?search_quer...+system+planner