Добрый день,
Разрабатываю схему подключения АЦП AD9230 к Cyclone V E.
Правильно ли я понимаю, что все LVDS сигналы которые выходят из АЦП я должен подключать только на DIFFIO_RX пины, а если я собираюсь тактировать АЦП из ПЛИС (опять же LVDS), то подключать либо к DIFFIO_TX либо к FPLL_TL_CLKOUT?
Заранее благодарю.
Полная версия этой страницы: ПЛИС Cyclone V E + АЦП AD9230 подключение LVDS данных
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Цитата(Dootch @ Nov 18 2016, 07:37) 
Добрый день,
Разрабатываю схему подключения АЦП AD9230 к Cyclone V E.
Правильно ли я понимаю, что все LVDS сигналы которые выходят из АЦП я должен подключать только на DIFFIO_RX пины, а если я собираюсь тактировать АЦП из ПЛИС (опять же LVDS), то подключать либо к DIFFIO_TX либо к FPLL_TL_CLKOUT?
Заранее благодарю.
Разрабатываю схему подключения АЦП AD9230 к Cyclone V E.
Правильно ли я понимаю, что все LVDS сигналы которые выходят из АЦП я должен подключать только на DIFFIO_RX пины, а если я собираюсь тактировать АЦП из ПЛИС (опять же LVDS), то подключать либо к DIFFIO_TX либо к FPLL_TL_CLKOUT?
Заранее благодарю.
1). да
2). Тактировать АЦП из ПЛИС категорически не советую. Посмотрите график на Figure 60 в даташит и вам многое станет ясно.
Верно.
Лучше тактировать АЦП качественным кварцем и клок от АЦП подавать вместе с данными внутрь ПЛИС.
Лучше тактировать АЦП качественным кварцем и клок от АЦП подавать вместе с данными внутрь ПЛИС.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.