Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Cyclone v Soc
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Системы на ПЛИС - System on a Programmable Chip (SoPC)
Realking
Всем привет

есть такой код

alt_int_global_init();
alt_int_cpu_init();

if (alt_int_dist_target_set(ALT_INT_INTERRUPT_F2S_FPGA_IRQ0, TARGET_CPU) != ALT_E_SUCCESS) { \
printf("Sync IRQ target cpu set failed\n");
} else {
if (alt_int_dist_trigger_set(ALT_INT_INTERRUPT_F2S_FPGA_IRQ0, ALT_INT_TRIGGER_EDGE) != ALT_E_SUCCESS) { \
printf("Sync IRQ trigger set failed\n");
} else {
if (alt_int_dist_enable(ALT_INT_INTERRUPT_F2S_FPGA_IRQ0) != ALT_E_SUCCESS) { \
printf("Sync IRQ could not be enabled in the distributor\n");
}
}
}

alt_int_isr_register(ALT_INT_INTERRUPT_F2S_FPGA_IRQ0, fpga_isr_callback, NULL);
alt_int_cpu_enable();
alt_int_global_enable();

после включения платы и первом запуске debug прерывания идут
если же я запущу второй раз отладку их уже нет
заметил что во второй раз прерывание активно.... (alt_int_dist_is_active возвращает true)

что я не так делаю?
Realking
можно тему удалять

разобрался
AVR
Цитата(Realking @ Dec 26 2016, 17:00) *
можно тему удалять
разобрался

Можно ли попросить Вас вкратце описать как была решена проблема?
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.