развожу плату PCI на FPGA, 32 бита, 33 МГц, мастер/слейв.
Сопряжение с 5В делаю на idt3861, как рекомендуют. Они 10 битные.
Как на зло - сигналов получается 51, ставить корпус ради одного сигнала как-то не хочется.
Вижу два варианта:
1) SERR - открытый коллектор, выход, есть мысль его пустить через резистор на шину PCI, не забыв в FPGA включить защитные диоды.
Исходя из описания, учитывая что там открытый коллектор, вроде ничего плохого не будет. ТО, что будут затяжки - предусмотрено в спецификации, п. 3.7.4.2.
2) вообще не разводить SERR.

Пока склоняюсь к варианту 1, т.к. вариант 2 получается не запаиванием резистора.

Кто на опыте, что скажете - вариант 1 годится?

Прямо ответить не могу, у меня SERR идет через ограничитель и уже детали забылись, хотя он точно идет от ядра мастера, а значит нужен (его назначение в *qsf такое: set_instance_assignment -name IO_STANDARD "3.0-V PCI" -to serrn).
А использую всего только 50 сигналов, так что хватает ровно 5 имс ограничителей. В числе сигналов, что остались неиспользованными на PCI-разъеме, такие: INTB, INTC, INTD, PRSNT, LOCK, REQ64, ACK64, SBO, SDONE, т.е. на прерывания от мастера из ПЛИС мне хватило одного INTA, возможно, в некоторых проектах может потребоваться два и более.
Немного есть и в https://electronix.ru/forum/index.php?showt...=139572&hl=

Поставить SN74LVC1G125 только для этого сигнала или вариант 1.