Задача такова. Есть три блока - i8051 core, usb 1.1 core и собственно написанній на VHDL блок.
Как их вшить в ПЛИС, чтобы частоты их работы были различными? Может где какие параметры прописать?
Вариант - вшить каждый блок в отдельную ПЛИС не предлагать.
ПО - Xilinx WEB PACK ISE 7.1

Если Вы хотите иметь разные частоты блоков, то их нужно тактировать разными сигналами синхронизации. Т.е. в общем случае Вам придется сделать несколько глобальных буферов тактовых сигналов и реализовать интерфейсы обмена между блоками, работающими с различными тактовыми частотами (поставить синхронизаторы, FIFO и т.п.).

Установками в среде разработки эту проблему не решить.

в плис можно одновременно использовать несколько тектовых частот
можно подключить на несколько ножек несколько генераторов, можно частоты поделить
если несколько сигналов использовать в нескольких синхронных схемах, то сапр сам поймёт, что это разные клоки, и всё сделает сам

Вот только синхронизаторы и прочее между блоками с разной частотой работы САПР сама не поставит. Это все придется делать вручную. Рекомендую почитать на эту тему вот это - http://www.sunburst-design.com/papers/Cumm...SJ_AsyncClk.pdf

makc - спасибо за статью

Вопрос немного не в тему.
Насколько затратно по ресурсам использование в ПЛИСах семейства SPARTAN3 ядра i8051?
По моим понятиям одно такое ядро должно съесть чуть не целиком 200 тысячный кристалл, или я ошибаюсь?

почти весь 400 съедает

а зачем тогда его использовать?
есть же более "дешёвые" варианты...

Правильно, смысла в этом мало. Для любителей PIC на opencores.org есть подходящий вариант, относительно экономичный. А так для многих задач и PicoBlaze более чем достаточно, особенно если сделать у него переключаемые банки памяти.

По моему опыту один из лучших бесплатных 51 коров от фирмы Oregano Systems занимает на 200 тысячном Спартане 80%. В то же время, на том же кристалле можно разместить 3 - 4 PicoBlaze3 и при этом остается больше половины ресурсов