Всем привет,
При генерации некой мегафункции в Quartus, Megawisard создаёт три вложенных друг в друга блока A(B( С ))
Файлы, описывающие блоки A и C, представляют собой читаемый HDL код, а вот блок B закрыт.
Мне необходимо некоторые внутренние сигналы блока С вывести наружу и затем, подключить к внешним пинам.
Може кто знает как это сделать?
Если важно, блок С описан не Verilog.

Logic Analyser Interface?

Нет

Как именно закрыт ?

Можно попробовать расшифровать блок C. Пишите в личку.

Megawizard генерит файлы с расширением .v или .vhd при открытии которых в notepad читается "крокозябра". При попытке открыть их в Quartus выдаётся сообщение , что лицензия позволяет пользовать, но не смотреть.


Спасибо, конкретно эту проблему решил по-другому, но на будущее учту.