Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Hard PCIe core (Altera) и refclk
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Работаем с ПЛИС, области применения, выбор
Владимир_О
Требуется совет человека, использовавшего PCIe hardIP в Альтеровских ПЛИСах. Могу ли я завести нулевой лэйн PCIe на нулевой трансивер (это требование обязательно, я знаю) и при этом тактировать HardIP не от refclk0, а допустим, от refclk1 (завести pcie_refclk с мат платы на refclk1)? В альтеровских доках нигде ограничения не видел, по логике должно работать, но очень не хотелось бы промахнуться...
warrior-2001
А для тактирования разве не закреплен отдельный пин?
Владимир_О
Цитата(warrior-2001 @ Jan 24 2017, 17:24) *
А для тактирования разве не закреплен отдельный пин?


Закреплен. Но их минимум 2 дифф пары (как и трансиверов). Вот и вопрос, если использую нулевой трансивер, а дифф клок - первый, будет ли все работать как надо?
DuHast
Цитата(Владимир_О @ Jan 24 2017, 17:44) *
Закреплен. Но их минимум 2 дифф пары (как и трансиверов). Вот и вопрос, если использую нулевой трансивер, а дифф клок - первый, будет ли все работать как надо?

Можно почитать документацию, а можно просто попробовать скомпилить проект, если квартус не ругнётся, то всё будет работать.
krux
проект соберите.
так будет надёжнее.
на практике встречались разные варианты допустимого/недопустимого, поэтому дополнительное движение RTL-дизайнера в данном случае лишним не будет.
Владимир_О
Цитата(krux @ Jan 24 2017, 20:42) *
проект соберите.
так будет надёжнее.
на практике встречались разные варианты допустимого/недопустимого, поэтому дополнительное движение RTL-дизайнера в данном случае лишним не будет.

Проект собирается, Квартус не ругается. Но до десятой версии он разрешал и не нулевой трансивер использовать для PCIe, а на практике это не работало... Потом Альтеровцы это подправили, Квартус начал ругаться на такое подключение, но осадок, что если компилится, то не факт, что заработает - остался.

DuHast
Цитата(Владимир_О @ Jan 25 2017, 10:10) *
Проект собирается, Квартус не ругается. Но до десятой версии он разрешал и не нулевой трансивер использовать для PCIe, а на практике это не работало... Потом Альтеровцы это подправили, Квартус начал ругаться на такое подключение, но осадок, что если компилится, то не факт, что заработает - остался.

Забавно, а в ChipPlanner'е этот не рабочий проект смотрели? Клок шел на трансивер?

У Вас какой кристал? Могу на S-IV на своей плате попробовать. У меня клок и туда и туда, вроде, заведён. Кстати, почему бы вам так же не поступить?
Владимир_О
Цитата(DuHast @ Jan 25 2017, 22:07) *
Забавно, а в ChipPlanner'е этот не рабочий проект смотрели? Клок шел на трансивер?

У Вас какой кристал? Могу на S-IV на своей плате попробовать. У меня клок и туда и туда, вроде, заведён. Кстати, почему бы вам так же не поступить?


У меня С-IV, второй клок (который refclk0) хочу использовать под другие нужды и удобнее завести сторонний клок именно на refclk0.
Если не сложно, проведите эксперимент, отпишитесь о результатах
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.