Здравствуйте, меня интересует почему не работает следующий код:


Но при этом если переписать под if-else, то будет работать.


А самое интересное то, что при компиляции ошибок нет, но в ModelSim он отказывается симулировать схему, а именно загружать файл симуляции (не знаю как его правильно назывют - al_vhd_tst, который по тестбенчу работает), пишет:
# ** Error: (vsim-3173) Entity '/home/user/Development/freyacpu/cpu/simulation/modelsim/rtl_work.alu' has no architecture.
# Load interrupted
# Error loading design

И список сигналов соответственно не открывается. С if-else всё работает.

Возможно это одна из не синтезируемых конструкций? Прошу помощи у опытных людей!

Код абсолютно нормальный. Причин может быть множество, но где-то в другом месте.

Поддерживаю. А зачем Вам АЛУ для светофора?

Я так полагаю это случай так называемого сарказма.
Как мне выявить данную ошибку? В варнингах ничего особенного нет.

UPD: Всё спасибо, если скомпилировать vhd файлы по отдельности в ModelSIM, то будут показаны ошибки. Буду разбираться.

Modelsim не всегда все ошибки находит. Например я компилирую проект в Quartus'е и он находит ошибки там, где Modelsim их пропустил.
UPD: Вернее правильнее сказать, что есть некоторые недочёты, которые могут и не являться ошибками, которые ModelSIM не отмечает. Например неправильная передача сигналов между клоковыми доменами, неуказанный процесс в списке чувствительности, создание защёлки, несинхронизированный асинхронный сброс, и пр.

Несколько раз натыкался на то, что конструкцию case, ModelSim не хотел переваривать. Переписывал на if-else.

Давайте уточним.
У Вас case был полностью определен для всех комбинаций? Потому как если это не сделать, то компилятор может навтыкать латчей...
А вот else позволяет полностью определить все "другие" комбинации и сделать дешифратор на чистой логике....
Атрибутами пользуетесь?

Давайте.
Писал вот так

Причем, квартус вполне все делал как надо. Но при подсовывании моделсиму, приходилось заменять case на if-elsif-else.

Моделсим не телепат и не знает, что вы пишете. Он поддерживает все возможности языка, включая, разумеется, несинтезируемые конструкции, которые активно используются при написании тестбенчей. А вот то, что вы перечислили, является недочетами с точки зрения реализации в железе, но не с точки зрения языка. Тут вы сами должны понимать, что вы делаете.

С этим трудно поспорить. Поэтому я считаю, что иногда стоит схему прогнать через Quartus, ISE и пр. среды разработки от производителя микросхемы. И только после этого моделировать. Возможно по мере набора опыта, я сменю своё мнение.

Вы попробуйте отключить оптимизацию при моделировании...

Как раз всё наоборот. В моделсиме надо отлаживать на функциональном уровне задолго до программирования железа. По мере разрастания проекта, выловить ошибки в нем будет гораздо труднее.