Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: О соединении земель
Форум разработчиков электроники ELECTRONIX.ru > Печатные платы (PCB) > Разрабатываем ПП в САПР - PCB development > Cadence
URIK-ZZZ
Здравствуйте!
Подскажите пожалуйста как на практике реализуется такой компонент? Иногда просто избражают резистор с нулевым сопротивлением на схеме,
а как выглядит компонент под это дело?
Нажмите для просмотра прикрепленного файла
В голову приходит только нарисовать обычный компонент(например резистор) и вместо него впаять перемычку, но хотелось бы как-то обойтись без пайки.
Den64
Не спец в этом вопросе, но встречал платы на которых был разведён резистор такой но ни чего не впаяно. И площадки резистора замыкались дорожкой.
Главное правильно определить место на плате в котором будет соединение AGND и DGND.
Mikle Klinkovsky
В Пикаде добавляют атрибуты TieNet в цепи и в медный полигон (на котором цепи потом замыкаются) и DRC это проверяет.
В Оркаде делают так: http://www.parallel-systems.co.uk/images/P..._Definition.pdf
В Пульсониксе есть тип компонента "starpoint", на его пин и, соотв., пад подключаются разные цепи.
(правда хрен знает какими глазами потом смотрит технолог на электроконтроле, т.к. в IPC-D-356 цепи разные, но замкнуты sm.gif )

Расскажите, пожалуйста, как это правильно делается в Алегро.
URIK-ZZZ
Цитата(Mikle Klinkovsky @ Feb 8 2017, 02:15) *

Спасибо!
Сижу разбираюсь потихоньку.
URIK-ZZZ
Что-то не получается. Возможно я не правильно понял(с английским не очень).
Вот это место:
Цитата
On each pin on the net short (SP1) you will need to Edit Property (Double click the pin) and add the net names
that you wish to short separated by a colon. In this example the nets are DGND:AGND:SGND. It is recommended
that for each pin the primary net is first (i.e. pin 1 the NET_SHORT would equal SGND:AGND:DGND. You also need
to ensure that you also have a PCB footprint defined for the netshort part.

Я так понял в схеме клацаю на пине и в редакторе свойств в Net Name через двоеточие добавляю имя второй земли.
Но он вообще не даёт Net Name редактировать в свойствах пина.
Ещё в примере, как я понял версия 17.2, а у меня 16.6. Может тут собака порылась?
Карлсон
Посмотрите эту тему https://electronix.ru/forum/index.php?showtopic=132629
URIK-ZZZ
Цитата(Карлсон @ Feb 9 2017, 14:23) *
Посмотрите эту тему https://electronix.ru/forum/index.php?showtopic=132629

Спасибо!
В принципе в статье выше решение тоже самое, что и в обсуждении по ссылке - затыкание пасти DRC-у свойством NET_SHORT(ну или как указал PCBtech свойством NODRC_SYM_SAME_PIN), что бы не мешал, но реализация в статье начинается с Capture, подходит для 17.2. В 16.6 с Capture заморачиваться не надо, а всё делать в редакторах плат и футпринтов, как я понял.
Буду пробовать.
URIK-ZZZ
Попробовал!
Нормально всё рпботает. Немного напрягает, что футпринт с ошибкой, которая убирается уже на плате.
Интересно, а если вот так сделать - это корректно?
Нажмите для просмотра прикрепленного файла
Попробовал сделать проект, вроде не ругается, типа обманул DRC.
Конечно надо, чтобы на плате было больше одного слоя.
Нажмите для просмотра прикрепленного файла
Вроде всё, что надо залил.
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2024 Invision Power Services, Inc.