Есть FPGA Spartan 6, в нее подходит несколько входов типа LVDS_33. Когда на входы подаются дифференциальные сигналы от нормального источника (потенциалы на P и N отличаются) - все хорошо и FPGA воспринимает входные сигналы как положено. Стоит отключить входы от источника сигнала (потенциалы одинаковые) - LVDS FPGA вход "ловит" радио, ну, то есть - на входе ловятся посылки с Марса, возможно
Есть ли этому объяснение, должно ли так быть, что будет на выходе буфера LVDS-to-LVTTL (что внутри FPGA прямо после ножек микросхемы расположены), если потенциалы P и N на дифференциальном входе одинаковы?
Закорачивал P с N перемычкой - все равно радио ловится.
У меня есть некоторые мысли вслух:
- случай, когда помехи нет (сигнал LVDS нормальный - вход приемника подключен к выходу какого-то передатчика)
- случай наведенной дифференциальной помехи
- случай, который меня интересует
Такое чувство что это случай наподобие расположения уровня напряжения в неопределенном уровне между лог. 1 и 0 в обычном несимметричном сигнале (на лапке микросхемы навелось бы такое напряжение - выход неизвестно куда установился) - так и тут.
P.S. Дифференциальная терминация 100 Ом включена.
РЕШЕНО. Отвечаю сам себе: но может кому-то пригодится.
Я действительно был прав, в этом случае сигнал действительно будет неопределенным, и в литературе этот эффект давно известен (ну и логичен он, все-таки
) и для понимания как этого избежать нужно гуглить по ключевым запросам "LVDS Fail-safe biasing".Кроме этого, буквально погуглив по этому запросу, сразу нашел абсолютно такую же проблему (даже FPGA одинаково сошлись
):https://electronix.ru/forum/index.php?showtopic=112155