Помощь - Поиск - Пользователи - Календарь
Полная версия этой страницы: Дискретизация полосы 950-2150 МГц
Форум разработчиков электроники ELECTRONIX.ru > Программируемая логика ПЛИС (FPGA,CPLD, PLD) > Системы на ПЛИС - System on a Programmable Chip (SoPC)
Anton1990
Всем добрый день.
Стоит задача оцифровать полосу 120 МГц из диапазона частот от 950 до 2150 МГц. отсюда вопрос как это сделать?
Вариант первый: перенос реального спектра на некоторую промежуточную частоту и его оцифровка на этой ПЧ.
Вариант второй: перенос полосы комплексного спектра на нулевую промежуточную частоту и его оцифровка (компонент I и Q).
Вариант третий: оцифровка всей полосы от 950 до 2150 МГц разом
В реальности был опыт работы с первым вариантом, правда не с такой широкой полосой. В данном случае частота дискретизации довольно высокая, примерно 500МГц, следовательно придется применять АЦП с JESD204 (с данным интерфейсом опыта не было).
Второй вариант более менее понятен и при этом частота дискретизации снижается в 2 раза, что довольно заманчиво, АЦП можно использовать с параллельной шиной, что гуд.
Третий вариант теоретически понятен (более и менее), но практическая реализация непонятна совершенно. Частота дискретизации поднимается до 4ГГц + тот же JESD204.
Подозреваю что третий вариант наиболее современный.
В общем посоветуйте в каком направлении двинуться? Кстати далее будет использоваться Virtex7 (вырезание, фильтрация, обработка и т.д.).
Заранее спасибо за ответы.
dm.pogrebnoy
Цитата
примерно 500МГц, следовательно придется применять АЦП с JESD204

Это заблуждение.
Anton1990
Цитата(dm.pogrebnoy @ May 10 2017, 18:55) *
Это заблуждение.


А конкретней. Заблуждение про 500 МГц или про JESD204.
dm.pogrebnoy
Цитата(Anton1990 @ May 10 2017, 19:37) *
А конкретней. Заблуждение про 500 МГц или про JESD204.


Заблуждение ставить в зависимость одно от другого. Есть куча АЦП, не JESD204, с подобной частотой дискретизации.
Dr.Alex
Цитата(Anton1990 @ May 10 2017, 17:57) *
Подозреваю что третий вариант наиболее современный.

:-)))))
Ну если вы делаете радар для C-600 то можно допустить что да,
а если коммерческое устройство, то вариант 2 без вариантов :-)))))
Anton1990
Цитата(dm.pogrebnoy @ May 10 2017, 20:08) *
Заблуждение ставить в зависимость одно от другого. Есть куча АЦП, не JESD204, с подобной частотой дискретизации.

Согласен. Но принять параллельную шину эдак на 14 разрядов на 500 МГц непросто.

Цитата(Dr.Alex @ May 10 2017, 20:25) *
:-)))))
Ну если вы делаете радар для C-600 то можно допустить что да,
а если коммерческое устройство, то вариант 2 без вариантов :-)))))

В общем то я тоже больше склонялся к этому варианту. Частота дискретизации пониже и сразу I и Q компоненты получаем. Правда два АЦП или двухканальное, но что поделать. Гложет только то что это возврат к старому уже забываемому методу. Привык оцифровывать на ПЧ. Так что спасибо за подсказку.
RobFPGA
Приветствую!

С точки зрения теории - полоса 120 MHz значит достаточно АЦП c частотой семплирования >240 MHz.
Для таких частот есть куча АЦП с которыми удобно работать как с параллельным интерфейсом так и с LVDS

Поэтому классический вариант со переносом в аналоге вниз как мне кажется будет правильнее. Причем пром частоту можно выбирать и во 2-3 диапазон найквиста и работать c undersampling все зависит от конкретного АЦП, требование к фильтрации и шумам. Ну и выбирая центр для пром частоты так чтобы легко реализовать digital конверсию в IQ. И все одним АЦП. НУ делать IQ в аналоге это уж если совсем прижмет с номальными ADC.

Особого смысла лезть вверх частотой АЦП семплирования при этом нет - ну разве что будет проще с выбором пром частоты и внеполосной фильтрации. А тем более на тактовые 2-4 Ghz. Современно но дорого. Естественно если не стоит задача быстрого поиска/переключения в рабочей полосе sm.gif.

Прием с параллельной шины на 500 MHz не проблема - тем более для Virtex7 и 3 GHz ADC в паралель принимаем.

Ну а с точки зрения практики - сначала неплохо бы посмотреть а что можно купить? И как на том что сможете купите можно сделать.
Ну и общие требования по дин-диапазону шумам линейности АЧХ, ...

Удачи! Rob.
Anton1990
Цитата(RobFPGA @ May 10 2017, 21:11) *
Приветствую!

С точки зрения теории - полоса 120 MHz значит достаточно АЦП c частотой семплирования >240 MHz.
Для таких частот есть куча АЦП с которыми удобно работать как с параллельным интерфейсом так и с LVDS

Прием с параллельной шины на 500 MHz не проблема - тем более для Virtex7 и 3 GHz ADC в паралель принимаем.


Если оцифровывать на ПЧ, то частту дискретизации прдется поднять в 4 раза, т.е. примерно 500 МГц - требование последующего дема-ра.
Так что вероятно в аналоге переносить в ноль с оцифровкой I и Q наиболее целесообразно.
А насчет приема на 500 МГц параллельной шины, то практики выше 250 МГц не имел. Но раз Вы говорите что не проблема, то так и сделаю.
RobFPGA
Приветствую!

Цитата(Anton1990 @ May 11 2017, 17:14) *
Если оцифровывать на ПЧ, то частту дискретизации прдется поднять в 4 раза, т.е. примерно 500 МГц - требование последующего дема-ра.

Зачем?

Цитата(Anton1990 @ May 11 2017, 17:14) *
Так что вероятно в аналоге переносить в ноль с оцифровкой I и Q наиболее целесообразно.


И страдать компенсацией 0 выравниванием усиления и фазы sad.gif

Удачи! Rob.
Dr.Alex
Цитата(RobFPGA @ May 11 2017, 18:31) *
И страдать компенсацией 0 выравниванием усиления и фазы sad.gif

Ога, если делать QAM-100500 :-))))))))
blackfin
Цитата(Dr.Alex @ May 11 2017, 21:39) *
Ога, если делать QAM-100500 :-))))))))

Вблизи нуля есть еще и фликкер-шум.. biggrin.gif
Для просмотра полной версии этой страницы, пожалуйста, пройдите по ссылке.
Invision Power Board © 2001-2025 Invision Power Services, Inc.