Вопрос про настройки IP блоков
плата VC707. Среда Vivado 2017. Запускаю вывод изображения
из внешней память DDR3 на AVD7511.
С DDR3 работау через MIG.
Выход MIG через AXI Interrconnect подключён к AXI4-VDMA (линии M_AXI_MM2S и M_AXI_S2MM). Линия M_AXIS_MM2S подключается к video_in блока axi4-stream-video-out.
Сигналы на AVD формирую при помощи axi4-stream-video-out. Временные интервалы hsync и vsync формируются при помощи Video Timing Controlle и поступают на axi4-stream-video-out.
axi4-stream-video-out работает в режиме slave. На aclk axi4-stream-video-out поступают 200 МГц, которые так же поступают на входы m_axis_mm2s_aclk блока axi_vdma. На вход clk
На VTG подаю 50 МГц.
ILA подключаю на линии M_AXIS_MM2S (axi4_vdma) и vtiming_out (VTC).
И здесь возникли вопросы:
1) Как настроить AXI4-VDMA из uB для передачи данных из DDR3 на линию M_AXIS_MM2S?
2) На линии vtiming_out ничего не меняется.
Спасибо.
