возникла потребность считать прошивку. Скорее всего такое возможно, поскольку предусмотрена верификация.
Кто что подскажет?
Может есть программные инструменты для этого случая?
Спасибо!

помимо verify там ещё можно поставить галочки examine, это вроде оно самое.

В чем трудности?

получить файл....




Интересно... Но та опция не активна... И не меняется...

возможно стоит защита от чтения.

Хм... А как её не ставить?... Мой Веб-эдишн по крестьянски может только программировать. Без секрета..

ну хорошо бы еще плис назвать
спросите гугл quartus examine, выпадет куча вопросов как это сделать и будут перечислены серии для которых это сделать нельзя

Спасибо большое! EP3C25F256I7 у меня... Гляну.

У циклонов нет flash, а прошивка хранится либо в конфигурационном ПЗУ (типа epcsxxx) либо "заливается" внешним контроллером в режиме passive serial. В любом случае прошивку "слить" можно, тк циклон не имеет средств защиты от копирования.

Ясное дело! Только никак не пускает на считвание. С нового проекта (КВА), как рекомендовали, подстегиваю девайс в программаторе. И не пускает указать имя файла(куда сливать потом результат). Фигня какая-то!

*удалено*

Нажать курсором на строчку, где "...EPCS...", что-бы она стала синяя.

та пофиг!. Только программирование!

А "examine" выполняется?

Конечно же нет! Я бы об этом сообщил...

Тогда с самого начала.
Что у вас за плата? насколько я понимаю, отдельного разъема для программирования флзшки (AS) у вас нет и вы пытаетесь прочесть через JTAG.
Для этого в чип должен быть загружен проект, в котором есть альтеровская мегафункция "SFL".
Такой проект есть в составе квартуса, но у него все неиспользуемые пины установлены в "0", если это вас не устраивает, сделайте его сами,
установив в настройках проэкта "все пины в тристейт."
Загружаете этот проект в чип, затем откройте файл расширением *.jic
убираете галочку в строке где "Facтору Default..." что-бы эта "фактори" пропала.
Ставие галочку на "examine" и жмете старт. И не забудьте убрать галочку с "Програм" а то затрете флэшку.

Если у вас нет *.jic то как его сделать - https://marsohod.org/11-blog/261-sfl

огромное спасибо.
Я опишу ситуацию, что вынуждает прибегнуть к таким вариациям..
Есть протоптанная дорожка, когда проект в тандеме с TMS320 в конце отладки заливается во флеш, чтобы сам процессор делал заливку. Вдруг наш успешный проект в SOF то ли при при конвертации в rbf стал портится, то ли на этапе самой заливки.
Заливка от проца не дает привычную работу FPGA. Чтобы сравнить заливки и требуется такой финт....

Оказалось дело в среде Quartus II.
Обнаружилось это не сразу. Метод выкашивания дизайна до минимума ничего не дал. Даже простой регистр, работающий на зп\чт (scratch не работал).
Дизайн собранный с нуля, уже работал в этом режиме. Сравнение установок среды в этих двух случаях дал полную идентичность. Так что пришлось составлять новый дизайн по новой. Он уже работал и от rbf... Истинная причина осталась не разгадана
Стресанулись хорошо.. Шутка ли,- все на смарку?