Цитата(alexadmin @ Jul 20 2017, 09:33)

Xilinx вроде как не раскрывает программные интерфейсы для общения с ядром IBERT (да и само ядро закрыто). Так что трансивер в руки и вперед - сделать систему управления трансивером, протокол обмена с внешним миром, свое GUI на удаленной машине. В общем полностью пройти цепочку аналогично IBERT/Vivado. Даже если расшифровать ядро ibert, то исходников программы под Microblaze все равно не будет...
Предлагаете самому загонять PRBS какую надо в трансивер и самому вычислять ошибку? Об этом я тоже подумал- рабочая простая схема для начала хорошо.
А вот трансивер в руки- можно поподробней- это готовый IP блок? Подскажите какой?
Сгенерить нужнае мне патерны- не сложная задача, да и вычислить битовую ошибку тоже смогу.
Только вот трансивер не поднимал еще(
Цитата(alexadmin @ Jul 20 2017, 09:33)

Xilinx вроде как не раскрывает программные интерфейсы для общения с ядром IBERT (да и само ядро закрыто). Так что трансивер в руки и вперед - сделать систему управления трансивером, протокол обмена с внешним миром, свое GUI на удаленной машине. В общем полностью пройти цепочку аналогично IBERT/Vivado. Даже если расшифровать ядро ibert, то исходников программы под Microblaze все равно не будет...
Ultrascale transceiver wizard - он?
Что скажите насчет In-System IBERT IP.
Пока имею слабое представление.